FPGA和CPLD-可编程逻辑器件-第143页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户1740764 2014-3-29 15:19: 利用有限状态机进行复杂时序逻辑的设计; 　　 EDN博客精华文章作者： ilove314 　　利用有限状态机进行复杂时序逻辑的设计：　　目的：掌握利用有限状态机实现复杂时序逻辑的方法。　 ...; 1273 15 0 15

有限状态机 Verilog 时序逻辑

用户1740764 2014-3-29 14:55: 基于Verilog的顺序状态逻辑FSM的设计与仿真; 　　硬件描述语言Verilog为数字系统设计人员提供了一种在广泛抽象层次上描述数字系统的方式，同时，为计算机辅助设计工具在工程设计中的应用提供了方法。该语言 ...; 1139 13 0 13

Verilog 顺序状态逻辑 FSM

pengchengcheng082_593158939 2014-3-29 11:37: [博客大赛]小程序大道理---加法器（续）; 位宽比较大的加法器，直接相加，肯定不是一个明智的做法。流水线加法器，还是42bit加法器 module top(clk,rst_n,data1,data2,data3); input ...; 1461 9 6 15

fpga 博客大赛

用户224096 2014-3-29 10:22: 基于CYUSB3014 USB3.0总线开发技术; 1.引言 USB（Universal Serial Bus，通用串行总线）以其无需配置、即插即用等特性获得了广泛的应用。2004年提出的USB2.0标准，传输速度最大能够达到480Mbps ...; 2113 22 0 22

用户424044 2014-3-28 21:24: verilog HDL中定义位宽 [高位:0] 、 [0:高位] 的两种写法比较; 这两种都是可以的，匹配方式都是从右看到左，反了会报错。比如wire a ；wire b ；assign a = b ;就是b的0给a的7。而a = b 会报错。两种 ...; 3834 15 0 15

verilog

sunyzz 2014-3-28 11:03: 【博客大赛】OpenRisc-1200设计分析2; 二： CPU/DSP 模块 CPU/DSP 核心由指令单元（ instruction unit ）、通用寄存器（ GPRs ）、异常单元（ exceptions ）、系统单元（ ...; 1290 13 1 14

博客大赛 openrisc-1200

pengchengcheng082_593158939 2014-3-28 10:26: 存储器 SDRAM 和 DDR SDRAM; 很多工程中，不可避免的要使用存储器，ROM , FLASH ,RAM ,SDRAM ,DDR ,DDR-II 等等用FPGA 控制这些 memory ，其实就是写对应的标准协议。比较 ...; 1102 11 0 11

fpga

sunyzz 2014-3-27 09:44: 【博客大赛】OpenRisc-1200设计分析1; OpenRisc 1200 设计分析一： OpenRSIC1200 架构 OpenRisc1200 由核心部分与外围部分组成，包括核心部分 CPU/D ...; 1670 21 1 22

博客大赛 openrisc 1200 设计分析

特权ilove314 2014-3-25 20:13: 《FPGA快速系统原型设计权威指南》OneBook,OneStory; 淘宝率先开卖：http://item.taobao.com/item.htm?spm=a1z10.5.w4002-6129022074.19.8sVVMxid=37912160627 ...; 4422 16 5 21

fpga

bitao1983_395643617 2014-3-25 14:19: 评论：@做一名简单的硬件工程师！博客中提到的“【博客大赛】FPGA功耗的那些事儿”; 写的不错！; 813 13 0 13

用户1592957 2014-3-24 22:28: Serial Flash Controller 序; Nor flash作为非易失性存储器，在嵌入式应用中常作为程序存储器，应用非常普遍。并行接口的Nor flash 由于其接口类似sram，使用非常方便，但由于管脚 ...; 1203 17 1 18

fpga nor flash qspi ccontroller

coyoo 2014-3-24 18:00: 【博客大赛】TCL脚本存取二进制文件应用举例; 前面有篇博文介绍了本人研究如何使用TCL脚本来存取二进制文件，这是因为我们在具体项目中实际使用得到，今天就给大家介绍下如何使用。先来简单介 ...; 2945 29 0 29

二进制博客大赛 tcl

coyoo 2014-3-24 14:57: 【博客大赛】TCL脚本完成二进制文件存取; T CL 脚本完成二进制文件存取王敏志概述项目电路板测试，特别是需要从 FPGA 收集 ...; 5573 19 1 20

二进制博客大赛 tcl

用户355491 2014-3-24 09:15: VGA参数; 无意找到一个VGA配置参数的说明网页，里面详细地记录了各种主流VGA配置参数和时序模型，这里推荐给需要的朋友。 TinyVGA ...; 813 9 0 9

vga

Hoki 2014-3-24 08:52: 【博客大赛】3. Define Clocks(Timing Constraints in Vivado); Vivado 进行时序分析，对时钟的约束是必不可少的，设计中的时钟可分为一下几种： 1. Primary Clocks 主时钟 ...; 2919 18 0 18

博客大赛 vivado xdc

1 ... 139 140 141 142143144 145 146 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条