FPGA和CPLD-可编程逻辑器件-第139页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户1670771 2014-4-29 14:32: [博客大赛]CPLD入门笔记1----点亮LED; 今天看了CPLD的教程，发现可编程芯片几乎都是以点亮LED作为最开始的入门实验，无论51单片机、STM8单片机、STM32单片机亦或是其他的芯片，感觉都是在控制它的 ...; 2774 9 2 11

led 博客大赛 st if a ge

用户1670771 2014-4-29 14:30: [博客大赛]CPLD入门笔记----初叩Verilog的大门; 初次接触CPLD，初次接触Verilog，记录下自己学习的痕迹。刚开始接触CPLD，曾听说CPLD/FPGA属于硬件层的可编程芯片，而Verilog属于硬件描述语言，其它便 ...; 2011 15 1 16

cpld 设计芯片硬件博客大赛

用户1670771 2014-4-29 14:29: [博客大赛]CPLD入门笔记2----驱动蜂鸣器; 驱动蜂鸣器的实验，实验参考EDN网站的akuei2的SOS的思想，利用蜂鸣器鸣叫不同时间模拟SOS，但遇到的问题。一开始程序写好后，下载到板子上，蜂鸣 ...; 1933 12 1 13

问题脉冲定义驱动博客大赛

用户1670771 2014-4-29 14:29: [博客大赛]CPLD入门笔记3----串口的发送与接收; 这两天写了个串口发送的程序，串口发送与接收，在单片机看来，很简单，也许调用几条语句，就能实现所需要的功能，而CPLD实现起来，便应当了解到具体数据的传 ...; 2506 9 6 15

数据模块串口数据传输博客大赛波特率

用户1701511 2014-4-28 14:24: verilog2001中generate的精妙用法（转载）; verilog2001中有generate这个语法，近日有用到，简单归纳如下：语法： 1。genvar后面的for，变量必须是genvar变量；generate+if，不如`ifdef `els ...; 1360 16 0 16

generate

Hoki 2014-4-28 10:49: 【博客大赛】10. Multicycle Paths (Timing Constraints in Vivado); 之前博文中分析的时序路径基本都是在单时钟周期内进行分析， source clock 和 destination clock 是紧挨的两个时钟沿，可以说是最严格 ...; 2079 21 0 21

博客大赛 vivado xdc

liangziusb_940932268 2014-4-27 17:21: SPARTAN-6开发板（神州九号）_XILINX ISE 14.5软件安装; SPARTAN6开发板第一版已经加工完毕，现正在调试。开发板的名字暂定为神州九号，主要的功能是USB2.0、DDR2、VGA、SOUND、SD卡、键盘及百 ...; 2069 18 0 18

fpga

bitao1983_395643617 2014-4-25 13:45: 基于CYUSB3014 USB3.0总线开发技术; 1.引言 USB（Universal Serial Bus，通用串行总线）以其无需配置、即插即用等特性获得了广泛的应用。2004年提出的USB2.0标准，传输速度最大能够达到480Mbps ...; 1468 14 0 14

用户468654 2014-4-25 10:31: [博客大赛]按键消抖之终极解决方案; 1.按键消抖的原理图1.按键抖动示意图我们平常所用的按键为机械弹性开关，由于触点的弹性作用，按键 ...; 6924 14 10 24

fpga 博客大赛

用户468654 2014-4-25 10:31: [博客大赛]74HC595-串行并出驱动器; 1.芯片原理图 2.时序图（Timing diagram） 3.根据时序图编写74hc595的verilog驱动程序功能：根据输入的8bi ...; 2859 15 3 18

fpga 博客大赛

用户443437 2014-4-25 09:52: [博客大赛]我也开始玩起Qsys; 好久没有发博客了，前一段时间是毕业前的阵痛期，十分的纠结，关于FPGA的东西都不想理了，可以说是力不从心吧，实现就是这样，社会不急切需求这方面的人才， ...; 1422 8 4 12

fpga 博客大赛

用户468654 2014-4-23 16:25: 【转】FPGA学习的一些误区; 作者：某人（摘自网络，不知道作者）我常年担任多个有关FPGA学习研讨的QQ群管理员，长期以来很多新入群的菜鸟们总是在重复的问一些非常简单但是又让新手 ...; 2748 15 2 17

fpga

用户468654 2014-4-23 16:00: [博客大赛]Verilog之for语句; 以前很少用for语句，以为是不可综合的。在印象中好像只用循环生成（for...generate）语句综合过多个模块。最近在仔细研读《轻松成为设计高手——Verilog HDL ...; 8850 12 1 13

fpga 博客大赛 verilog语法

用户1670771 2014-4-23 14:47: Verilog中case结构不能调用例化模块，但可以应用task或者function，task及其应用; 任务就是一段封装在“task-endtask”之间的程序。任务是通过调用来执行的，而且只有在调用时才执行，如果定义了任务，但是在整个过程中都没有调用它，那么 ...; 8591 18 0 18

task

bitao1983_395643617 2014-4-22 11:15: 广大市场受益于采用低成本FPGA的MIPI DSI显示屏和应用处理器; 在二十世纪九十年代，PC毫无疑问是最高性价比的平台，其他领域的工程师意识到如果在他们的非PC应用中采用PC元件，他们可获益于这些低成本和高可靠性的元件。众多 ...; 1232 13 0 13

FPGA MIPI DSI 显示屏应用处理器

1 ... 135 136 137 138139140 141 142 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条