FPGA和CPLD-可编程逻辑器件-第138页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户582175 2014-5-23 09:25: 基于FPGA的跨时钟域信号处理——同步设计的重要; 上次提出了一个处于异步时钟域的MCU与FPGA直接通信的实现方式，其实在这之前，特权同学想列举一个异步时钟域中出现的很典型的问题。也就是要用一个反例来说明没 ...; 649 9 0 9

FPGA，跨时钟域信号，异步时钟

用户897414 2014-5-20 02:42: 基于FPGA的无人飞行器温度巡检装置的设计方案; 1.引言目前无人飞行器主要飞行于大气对流层和平流层低层区间。该区间大气温度变化复杂，大气环境的温度过低或过高都将直接影响无人飞行器控制系统的正常工作 ...; 1159 21 0 21

FPGA 无人飞行器温度巡检

用户582175 2014-5-17 17:29: Verilog串口通讯设计; 　　1 串口通信基本特点　　随着多微机系统的应用和微机网络的发展，通信功能越来越显得重要。串行通信是在一根传输线上一位一位地传送信息.这根线既作 ...; 825 8 0 8

串口 FPGA Verilog SP3485

用户1759356 2014-5-16 21:57: FPGA的基本功; 写了一年的FPGA代码，项目到了中期，感觉还是有很多的东西要学要写。但是明白了一开始写verilog时的一些迷惑和语言。菜鸟入门的时候就听别人说，F ...; 2177 16 1 17

fpga timequest

用户1758945 2014-5-14 22:28: xilink fifo一些常见的问题; 对于老手来说 fifo再简单不过了，可是对于新手来说，学习fifo总会遇到些问题。最近在做fifo仿真的时候，就遇到了几个问题，上网找了好多资料，但是针对性的回 ...; 1984 5 1 6

fpga fifo xilink

用户444756 2014-5-12 09:55: 请问一下载波跟踪如何在FPGA中调整本地NCO？; 本人用FPGA实现出来的载波跟踪有一个时刻是接收到的载波和本地载波是对上的，但是之后又错过去了。。。是不是我的NCO调整的时候有问题？ ...; 854 3 0 3

问题

用户443437 2014-5-10 14:37: 熬了几个通宵，答辩终于搞掂; 当答辩的评分老师问我：你有FPGA开发板了，外设也是买的，你还需要做什么硬件部分？其实那时我真的想问一下：老师，你其实懂不懂FPGA设计的？外设是谁来驱动 ...; 1560 10 6 16

fpga

用户620312 2014-5-9 11:00: 评论：@KevinChen's Blog 博客中提到的“[博客大赛]按键消抖之终极解决方案”; 好哦; 1082 16 0 16

小墨同学 2014-5-8 17:47: 零基础学FPGA（七）今天讲习题; 五一假期刚过，大家玩的还开心么~加上周六周末，我可是一连放了5天假啊！So~就来了一次说走就走的旅行，提前一天规划好路线，宾馆都没订，背上两件衣服 ...; 2854 6 1 8

fpga

用户1755486 2014-5-7 22:37: 求助; 求FPGA开发工具和仿真软件，本人刚刚开始学，可以加QQ2212276231; 553 2 1 3

问题

用户1755486 2014-5-7 18:01: 求助; 求FPGA开发工具和仿真软件，本人刚刚开始学，可以加QQ2212276231; 420 4 0 4

问题

coyoo 2014-5-7 13:15: 【博客大赛】有关altera下载器脚本命令介绍; 前一篇博文介绍了altera的programmer的脚本命令，即quartus_pgm，和我们在虚拟JTAG里面使用quartus_stp命令类似，我们可以建立批处理来自动启动这个工具。不 ...; 2667 20 2 22

fpga altera 博客大赛

Hoki 2014-5-5 13:20: 【博客大赛】12. False Path (Timing Constraints in Vivado); 在 FPGA 设计中，并不是所有的路径都需要做时序分析，称之为假路径（ false path ），比如有些路径在正常工作时并没有实现具体的逻辑 ...; 3624 27 0 27

博客大赛 path false

用户450531 2014-5-5 10:55: FPGA实践：信号采集（1）; （1）开始动手做下FPGA的信号采集，方案大致如前。因为主要包含TLC5510、FPGA内部的FIFO（采集来的数据可以放在SRAM里面，空间应该是够的，然后读出来 ...; 643 12 0 12

用户1431377 2014-5-4 20:41: DDR2 虚拟FIFO设计; 最近由于需要做了基于FIFO的DDR2的设计，在实际调试后工作正常; 1390 23 0 23

ddr2 虚拟fifo设计

1 ... 134 135 136 137138139 140 141 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条