FPGA/CPLD
首页 FPGA/CPLD
Hoki 2014-5-5 13:20
【博客大赛】12. False Path (Timing Constraints in Vivado)
       在 FPGA 设计中,并不是所有的路径都需要做时序分析,称之为假路径( false path ),比如有些路径在正常工作时并没有实现具体的逻辑 ...
用户450531 2014-5-5 10:55
FPGA实践:信号采集(1)
(1) 开始动手做下FPGA的信号采集,方案大致如前。因为主要包含TLC5510、FPGA内部的FIFO(采集来的数据可以放在SRAM里面,空间应该是够的,然后读出来 ...
用户1431377 2014-5-4 20:41
DDR2 虚拟FIFO设计
最近由于需要做了基于FIFO的DDR2的设计,在实际调试后工作正常
用户424044 2014-5-4 17:09
评论:@究其不明摒其不力:实践中的FPGA工程师 博客中提到的“TimeQuest就一定要搞定——时序分析基本公式”
Timequest1
用户436722 2014-5-4 15:11
CPU与GPU区别
GPU的重要性毋庸置疑,但它究竟是不是比CPU更重要,这并不是一个简单的是非判断题。CPU性能提升不复当年之勇,但始终都是整个计算系统的心脏;GPU势头再猛, ...
用户1703205 2014-5-4 13:32
评论:@电子技术论坛区 博客中提到的“Verilog代码命名六大黄金规则”
用户450531 2014-5-4 12:35
FPGA初学:拿它来做什么。。。
学习FPGA一个月了,复习了下数字电路基础,了解了verilog基本的语法,大致了解了FPGA的基本结构,快速翻看了几本书,几个视频。看过开发板上的实验教程,大 ...
用户1668914 2014-5-3 20:50
面对SystemVerilog,自主设计or使用现有库(VMM,OVM,UVM)?
进入FPGA设计这个行业已经整整一年了!从一个不知FPGA为何物的小白,慢慢的开始能够读懂别人的代码,了解一些FPGA内部的结构,做一些简单的设计。现在的水平 ...
用户349856 2014-5-3 20:39
代码插入测试
以下是代码片段: reg   key_press_r; reg   key_press_rr; wire   countdown_value_set; reg   key_countdown_r; reg   key_countd ...
用户1703205 2014-5-2 09:25
评论:@KevinChen's Blog 博客中提到的“[博客大赛]按键消抖之终极解决方案”
写的好
用户450531 2014-4-30 16:02
FPGA初学:verilog建模。。。
刚开始学习 FPGA 和 verilog 语言,从单片机过来,看着并行操作的语言确实很不习惯,翻了小段时间,看到本书《 FPGA 那些事》,讲的还好。 veri ...
小梅哥 2014-4-29 19:54
FPGA经验分享——通用红外解码模块的实现,可与niosII处理器通过简单的PIO核对接,也可直接与硬件逻辑模块对接,作为通用按键输入使用。
本设计根据网上最多的那个红外解码模块改写而成。其中IR为红外接收头的输入,key_db为按键值输出总线 key_int为接收到红外信号后的中断信息,默认时低电平 ...
Hoki 2014-4-29 17:13
【博客大赛】11. Multicycle Paths Constraints实例I(Timing Constraints in Vivado)
       本节通过实例介绍一下多时钟周期路径 (multicycle paths) 的约束方法。        如图 1 中结构,主时钟 fast_clk ,时钟频率 ...
pengchengcheng082_593158939 2014-4-29 16:59
[博客大赛]DDS原理与应用
DDS is short for “Direct Digital Synthesizer” 是从相位出发直接合成所需波形的一种频率合成技术。   原理是著名的采样定理。 1971 年,D ...
coyoo 2014-4-29 16:21
Quartus programmer命令介绍
Quartus II 32-bit Programmer Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Full Version Copyright (C) 1991-2012 Altera Corporation ...
EE直播间
更多
关闭 站长推荐上一条 /3 下一条