FPGA和CPLD-可编程逻辑器件-第136页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

啊左不是蜗牛 2014-6-30 00:51: 【博客大赛】有时候，连我自己都不知道还能走多远; 自二月末老板接了一个机器人的项目后，我们项目小组七个人便没日没夜地搞起来，因为对方要求很苛刻，时间要紧，4月末便要交。项目难度很大，然而老板坚决 ...; 5949 25 43 68

要求硬件数据仿真博客大赛

用户1642694 2014-6-27 09:51: 基于CPLD的多DSP和FPCA芯片远程更新加载设计方法; 摘要：介绍了一种以 CPLD 为基础的对多DSP和FPCA芯片实现程序远程更新、加载的设计方法。详细分析了软硬件架构及具体实施方案，对以DSP+FPCA为架构 ...; 940 10 0 10

fpga 设计芯片模块系统

用户1429847 2014-6-26 03:01: FPGA创新 FPGA合作; 本人住杭州，自认为是个合格的FPGA工程师。熟悉xilinx altera系列FPGA的开发流程。带领团队量产过5-6个以FPGA为核心的产品。如果您有好的想法，或 ...; 1136 25 2 27

fpga创新 fpga合作

用户432057 2014-6-24 19:27: 在quartus中如何调用modelsim进行仿真; 在quartus中直接调用modelsim进行如见仿真，经过设置可以一步进行仿真。缺点是在进行仿真时，编译时间很长，优缺点也优缺点嘛。一 ...; 3574 16 0 16

modelsim 仿真设置 a

用户1668914 2014-6-23 22:42: 怎样才能使用Xilinx ChipScope 加入被优化的信号？; 怎样才能使用Xilinx ChipScope 加入信号？ Xilinx ISE开发工具中的ChipScope工具就相当于AlteraQuatusII中的SignalTap II，能够捕捉FPGA内部的信号，方 ...; 815 16 0 16

用户1610289 2014-6-18 16:50: 【原创】调用RAM核报错; Internal Error: Sub-system: BAL, File: /quartus/synth/bal/bal_ec_balancer.cpp, Line: 1463 dest SUTIL_NUM_MAX_RAM_TYPE Stack Trace: 0x ...; 1443 13 0 13

fpga

pengchengcheng082_593158939 2014-6-15 22:07: 异步信号如何进行同步（不同时钟域数据如何交换）？; 方法： 1、两级触发器，减少可能出现的亚稳态的影响！ 2、异步FIFO 或双口RAM ！ 3、握手（有效使能，确认）！时钟抖动（jitter ...; 5945 13 1 14

fpga

tuyongfei_706464766 2014-6-13 13:32: 克服FPGA电路板设计挑战; 如果你在采用FPGA的电路板设计方面的经验很有限或根本没有，那么在新的项目中使用FPGA的前景就十分堪忧——特别是如果FPGA是一个有1000个引脚的大块头。继续阅读 ...; 929 18 0 18

开发板电路板 FPGA 引脚分配 SSN

小墨同学 2014-6-11 03:29: 零基础学FPGA（十）牛刀小试——串行口通信电路设计; 以前在学单片机的时候，觉得串口通信其实很简单，只要一个指令数据就能轻易的接收或者发送。前几天试着用FPGA实现，发现里面的学问还不少，并没有想 ...; 4285 10 14 24

fpga

用户1766475 2014-6-9 16:58: 评论：@zeal10174's Blog 博客中提到的“用Modelsim SE进行前仿真和后仿真”; Modelsim前/后仿真; 434 2 0 2

用户438154 2014-6-9 16:25: 评论：@coyoo's Blog 博客中提到的“TDC设计及应用调研”; TDC设计及应用调研; 763 4 0 4

用户1668914 2014-6-8 21:41: 怎样使用Debussy导入FPGA（数字逻辑）设计工程代码？; 在FPGA设计过程中，仿真验证是一个很重要的步骤。通过仿真，可以在仿真环境下初步验证逻辑设计的合理性和正确性。为后面的电路调试，铺平了道路 ...; 2076 22 0 22

fpga debussy 仿真验证仿真调试

小墨同学 2014-6-3 16:02: 零基础学FPGA（九）手把手解析时序逻辑乘法器代码; 上次看了一下关于乘法器的Verilog代码，有几个地方一直很迷惑，相信很多初学者看这段代码一定跟我当初一样，看得一头雾水，在网上也有一些网友提问， ...; 4130 10 6 9

fpga

用户1610289 2014-6-3 14:57: 【原创】ARM对FPGA进行FPP模式的远程配置; 最近的一个项目里有一项功能是，用ARM来配置FPGA，配置模式是FPP模式。这么做的目的是，ARM可以实现通过网络来实现FPGA配置文件的远程升级，从而 ...; 2996 15 0 15

fpga配置远程配置 fpp配置远程升级

用户444837 2014-6-3 14:17: verilog笔记之--超声波模块控制; 前编：学习verilog也快半年了，期间一直没有怎么做过总结或者笔记。好不容易中途写了好厚一本笔记，记录了关于fpga控制液晶显示的很多心得，结果一不 ...; 1487 11 3 14

测试测量超声波 verilog

1 ... 132 133 134 135136137 138 139 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条