FPGA和CPLD-可编程逻辑器件-第132页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

小墨同学 2014-7-20 19:36: 零基础学FPGA（十三）对于初学者一篇很不错的文章; 长期以来很多新入群的菜鸟们总是在重复的问一些非常简单但是又让新手困惑不解的问题。作为管理员经常要给这些菜鸟们普及基础知识，但是非常不幸的是 ...; 8455 14 9 14

fpga

用户432057 2014-7-19 11:44: 评论：@sunyzz 博客中提到的“【转好文】静态时序分析STA”; 恩; 1020 12 0 12

阿昏豆 2014-7-18 23:00: FPGA研发之道（13）-设计不是凑波形（三）RAM; 在 FPGA 内部资源中， RAM 是较为常用的一种资源。通常实例化 RAM 中，一种使用为 BLOCK RAM 也就是块 RAM 。另外资源可以通 ...; 2348 14 5 19

fpga 设计研发

用户436722 2014-7-18 15:36: 浮点数转换成整数; 考虑几个方面： 1：可能是非规格化格式形式是：8位阶码位=0，而且尾数位！=0，，，这样的数太小，必将导致精度损失。 2：因为32位补码整数能表示 ...; 1360 13 0 13

浮点转整数，fpga，verilog

用户1642694 2014-7-18 15:08: VHDL大体; 设计库和标准程序包 library library_name; use library_name.package_name.all; 由于STD_LOGIC数据类型不属于 VHDL 标准库，所以使用时要 ...; 736 11 0 11

it 数据 a c

用户1642694 2014-7-18 08:55: FPGA设计技术学习（一）; 1.1 建立时间和保持时间：建立时间（setup time）是指在触发器的时钟信号上升沿到来以前，数据稳定不变的时间，如果建立时间不够，数据将不能在这个时钟 ...; 1023 12 0 12

设计时钟触发 a c

用户1642694 2014-7-18 08:54: Xilinx ISE所涉及的一些命令以及Command Line的使用; 因为目前进行的一个项目使用了多块容量较大的Xilinx FPGA, 对各块FPGA进行synthesis,map,PR和generating programming file就成了一个大问题 ...; 1912 9 0 9

fpga in st a c

用户1642694 2014-7-18 08:52: 如何学习FPGA verilog 学Quartus II+Verilog三步走checklist; 很多时候，学习一样东西，却始终不知道自己处于何种地步，今天在网上看到了这个东东，相信看后你就知道自己现在的水平了呵呵 ...; 2253 8 0 8

仿真 in a c

用户425266 2014-7-17 19:51: 基于FPGA高速大容量数据采集与存储系统; 大容量数据采集与存储系统在工业自动化生产、国防和军事监控及环境监测等方面被广泛应用。为了能够完整、准确地捕获到各种信号或者故障发生时的特征信号，需要对 ...; 1257 16 2 18

数据采集存储 FPGA 高速A/D

阿昏豆 2014-7-17 19:38: FPGA研发之道（12）-设计不是凑波形（二）FIFO（下）; FIFO 在 FPGA 设计中除了上篇所介绍的功能之外，还有以下作为以下功能使用：（1）内存申请在软件设计中，使用 ...; 3154 11 4 15

fpga、嵌入式系统、ic

用户582175 2014-7-17 14:37: 评论：@特权's Blog——永远忠于年轻时的梦想！博客中提到的“经典三星SDR SDRAM读写verilog代码分享”; 先mark; 911 9 0 9

小墨同学 2014-7-15 13:34: 零基础学FPGA（十二）一步一脚印之基于FIFO的串口发送机设计全流程及常见错误详解; 记得在上几篇博客中，有几名网友提出要加进去错误分析这一部分，那我们就从今天这篇文章开始加进去我在消化这段代码的过程中遇到的迷惑，与大家 ...; 2627 7 9 16

fpga

阿昏豆 2014-7-14 21:52: FPGA研发之道（11）-设计不是凑波形（一）FIFO（上）; FIFO 是 FPGA 内部一种常用的资源，可以通过 FPGA 厂家的的 IP 生成工具生成相应的 FIFO 。 FIFO 可分为同步 FIFO 和异步 FIFO ，其区别主要 ...; 3455 11 7 18

fpga 设计嵌入式系统

阿昏豆 2014-7-13 15:07: FPGA研发之道（4）灵活性的陷阱; 如果说用一个词来描述FPGA的特性，灵活性肯定名列前茅。 FPGA的灵活性在于：（一）I/O的灵活性，其可以通过 ...; 5053 10 5 15

fpga 芯片嵌入式系统

阿昏豆 2014-7-13 15:04: FPGA研发之道（8）架构设计漫谈（三）时钟和复位; 接口确定以后， FPGA 内部如何规划？首先需要考虑就是时钟和复位。时钟：根据时钟的分类，可以分为逻辑时钟，接口时钟，存储器时钟等； ...; 3363 12 4 16

fpga 嵌入式系统调试

1 ... 128 129 130 131132133 134 135 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条