FPGA和CPLD-可编程逻辑器件-第132页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户36690 2014-8-20 13:58: 关于Xilinx FPGA JTAG下载时菊花链路中的芯片数量; 当一个系统中含有多片（2片以上）Xilinx FPGA、CPLD或PROM（FLASH）时，可采用单一JTAG口以菊花链（Daisy Chain）形式将所有芯片串联起来实现 ...; 4420 31 1 32

fpga xilinx jtag 菊花链程序下载

用户440417 2014-8-20 10:10: FPGA基础知识及其工作原理; 高端设计工具为少有甚是没有硬件设计技术的工程师和科学家提供现场可编程门阵列(FPGA)。无论你使用图形化设计程序，ANSI C语言还是VHDL语言，如此复杂的合成工艺 ...; 1121 7 0 7

DSP 乘法器 FPGA 触发器 RAM

用户1508117 2014-8-18 11:46: 写在前边的话; 浑浑噩噩数载，无功又无劳，决定此时此刻奋发图强，记录生活工作中的点滴，来铭记走过的路本人最近在无功补偿方面有所猎取，斗胆分享自己的心得体会， ...; 538 2 2 4

生活心得

用户1706463 2014-8-16 16:15: FPGA基础知识及其工作原理; 高端设计工具为少有甚是没有硬件设计技术的工程师和科学家提供现场可编程门阵列(FPGA)。无论你使用图形化设计程序，ANSI C语言还是VHDL语言，如此复杂的合成工艺 ...; 815 10 0 10

DSP 乘法器 FPGA 触发器 RAM

pengchengcheng082_593158939 2014-8-16 15:31: 再说状态机; 前边有四篇博文，《FSM状态机设计》《三段式VS一段式状态机》《从程序到电路-心无代码有电路》《从程序到电路-心无代码有电路（续）》写了状态机的一些东西， ...; 875 8 1 9

fpga

快乐的践行者 2014-8-13 14:33: 【博客大赛】请重视异步时钟域问题; FPGA开发中，遇到的最多的就是异步时钟域了。检查初学者的代码，发现最多的就是这类问题，异步时钟域同步化是FPGA设计者最基本的技能。我发现很多 ...; 1160 8 1 9

博客大赛

快乐的践行者 2014-8-13 14:32: 【博客大赛】FPGA学习步骤; 从事FPGA设计有近十年的工作经历，深深感到初级设计人员面临的主要问题。语法问题和软件工具使用都是很容易掌握的，稍微摸索一下就学会了，初学者面临 ...; 1624 12 1 13

博客大赛

用户1776659 2014-8-12 16:28: 针对特权同学《深入浅出玩转FPGA》第31页if...else和case语句的一些补充; 笔者是在看了特权同学玩转fpga入门视频之后，觉得不错，才拜读的他的《深入浅出玩转FPGA》这本书，在看到第31页对if..else和case语句进行分析时 ...; 1932 28 1 29

fpga if case 特权同学

用户36690 2014-8-12 07:41: NiosII程序编译时出现onchip_mem不够问题及解决方法; 开发Altera Nios II软件可使用Nios II IDE或 Nios II Software Build Tools for Eclipse（即：Nios II SBT for Eclipse），使用“Build All” ...; 6218 37 0 37

nios onchip_mem

用户36690 2014-8-11 15:06: Altera QuartusII及Cyclone IV E使用经验; 1、仅C8L、IC8L、C9L使用1.0V核电压（V CCINT ），其它速度的均使用1.2V核电压。 2、对于作为LVDS传输的Bank必须接2.5V的V CCIO ，参考数据手册表 ...; 9229 38 0 38

altera quartusii cyclone4e

用户1484351 2014-8-11 13:22: 评论：@老顾的小窝博客中提到的“分分钟看懂CORDIC算法”; 学习以下; 860 19 0 19

阿昏豆 2014-8-10 22:22: FPGA研发之道（24）-控制（下）; 首先依次回答上篇提出的几个问题：第一个问题：如何避免状态机产生 lacth 示例如下，通过在 always （ * ）语句块中，添加默 ...; 2885 15 2 17

fpga 设计

wiliamzhou_446210705 2014-8-10 10:44: 对特权同学的16位乘法器代码的理解与修正; 一直很想学FPGA，去年11月份买了一套FPGA的开发板，玩了没两天，换了新的工作，那套开发板也束之高阁了。最近公司做了一个《时间管理》的培训， ...; 2422 26 5 31

cpld/fpga 特权同学乘法

用户430828 2014-8-9 17:13: ＦＰＧＡ个人时序分析(B)_LC; 移除时间（ Removal Time ）检查原则：异步控制信号变化的时刻不能介于寄存器的 latch edge 和相应的保持时间之间，否则会导致寄存器的保持时间 ...; 802 9 0 9

fpga

用户430828 2014-8-9 17:12: ＦＰＧＡ个人时序分析(A)_LC; 建立时间（ Setup Time ）检查 Setup Time ：时钟上升沿到来之前数据必须保持稳定的时间。 1 ：输入引脚 -- 寄存器（ pin to registe ...; 1237 13 0 13

fpga

1 ... 128 129 130 131132133 134 135 ... 500 / 500 页下一页

关闭站长推荐

上一条

/2

下一条