FPGA和CPLD-可编程逻辑器件-第134页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

阿昏豆 2014-7-26 23:02: FPGA研发之道(19)- “背靠大树好乘凉”--总线(下); 如果说在 PC 时代，垄断 PC 江湖的是 WINTEL （微软和英特尔），那么在移动互联网时代，最具有这个潜质的就是谷歌的 andriod 操作 ...; 2527 11 0 11

fpga 设计总线

用户1484351 2014-7-26 13:17: 评论：@阿昏豆博客中提到的“FPGA研发之道(16)-可测性设计—从大数据开始说起”; 学习下; 706 23 0 23

阿昏豆 2014-7-24 23:00: FPGA研发之道(18)-设计不是凑波形(八)总线（上）; 如果设计中有多个模块，每个模块内部有许多寄存器或者存储块需要配置或者提供读出那么实现方式有多种，主要如下：实现方式一：可以在模块顶 ...; 2781 10 2 12

fpga 设计总线

阿昏豆 2014-7-23 20:35: FPGA研发之道(17)-化繁为简; 有个笑话说，有个病人感冒了，于是去看医生，医生诊断后说，你得了感冒，但是我只会治疗肺炎，不如你回家再浇点凉水，把病恶化成肺炎，那我 ...; 3935 17 4 21

fpga 设计

阿昏豆 2014-7-22 19:46: FPGA研发之道(16)-可测性设计—从大数据开始说起; 当下，最火的学问莫过于《大数据》，大数据的核心思想就是通过科学统计，实现对于社会、企业、个人的看似无规律可循的行为进行更深入和直观的了解。 F ...; 2838 20 2 22

fpga 设计 verilog

阿昏豆 2014-7-21 21:20: FPGA研发之道(14)写在coding之前的铁律; 写在 coding 之前的那些铁律 (1) 注释：好的代码首先必须要有注释，注释至少包括文件注释，端口注释，功能语句注释。文件注 ...; 3523 12 4 16

fpga 设计 verilog

用户1758873 2014-7-21 19:15: 评论：@阿昏豆博客中提到的“FPGA研发之道（8）架构设计漫谈（三）时钟和复位”; 不错; 624 5 0 5

阿昏豆 2014-7-20 21:19: FPGA研发之道(15)-设计不是凑波形（五）接口设计; 作为 FPGA 工程师来说，碰到新的问题是设计中最常见的事情了，技术发展趋势日新月异，所以经常会有新的概念，新的需求，新的设计等待去实现。不是每个通过 ...; 2256 12 1 13

fpga 设计接口

小墨同学 2014-7-20 19:36: 零基础学FPGA（十三）对于初学者一篇很不错的文章; 长期以来很多新入群的菜鸟们总是在重复的问一些非常简单但是又让新手困惑不解的问题。作为管理员经常要给这些菜鸟们普及基础知识，但是非常不幸的是 ...; 8503 15 9 14

fpga

用户432057 2014-7-19 11:44: 评论：@sunyzz 博客中提到的“【转好文】静态时序分析STA”; 恩; 1091 14 0 14

阿昏豆 2014-7-18 23:00: FPGA研发之道（13）-设计不是凑波形（三）RAM; 在 FPGA 内部资源中， RAM 是较为常用的一种资源。通常实例化 RAM 中，一种使用为 BLOCK RAM 也就是块 RAM 。另外资源可以通 ...; 2453 17 5 22

fpga 设计研发

用户436722 2014-7-18 15:36: 浮点数转换成整数; 考虑几个方面： 1：可能是非规格化格式形式是：8位阶码位=0，而且尾数位！=0，，，这样的数太小，必将导致精度损失。 2：因为32位补码整数能表示 ...; 1500 13 0 13

浮点转整数，fpga，verilog

用户1642694 2014-7-18 15:08: VHDL大体; 设计库和标准程序包 library library_name; use library_name.package_name.all; 由于STD_LOGIC数据类型不属于 VHDL 标准库，所以使用时要 ...; 826 12 0 12

it 数据 a c

用户1642694 2014-7-18 08:55: FPGA设计技术学习（一）; 1.1 建立时间和保持时间：建立时间（setup time）是指在触发器的时钟信号上升沿到来以前，数据稳定不变的时间，如果建立时间不够，数据将不能在这个时钟 ...; 1080 14 0 14

设计时钟触发 a c

用户1642694 2014-7-18 08:54: Xilinx ISE所涉及的一些命令以及Command Line的使用; 因为目前进行的一个项目使用了多块容量较大的Xilinx FPGA, 对各块FPGA进行synthesis,map,PR和generating programming file就成了一个大问题 ...; 2096 11 0 11

fpga in st a c

1 ... 130 131 132 133134135 136 137 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条