FPGA和CPLD-可编程逻辑器件-第135页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户1537380 2014-7-10 21:58: 基于FPGA高速大容量数据采集与存储系统; 大容量数据采集与存储系统在工业自动化生产、国防和军事监控及环境监测等方面被广泛应用。为了能够完整、准确地捕获到各种信号或者故障发生时的特征信号，需要对 ...; 2681 14 0 14

数据采集存储 FPGA 高速A/D

用户96273 2014-7-10 14:52: 使用Verilog编写乘法器心得; 学习fpga的时候买过不少开发板，看了不少视频教程，和下载不少例程进行测试，虽然都很顺利，但是亲手开发编写程序的时候却不是那么容易，问题多多啊 ...; 1109 2 1 3

fpga

用户1754025 2014-7-9 09:31: CRC循环冗余编码总结; 转载自： http://blog.163.com/du_minchao@126/blog/static/107495394201075114028606/ 一、基本原理 CRC检验原理实际上就是在一个p位二进制数据序列之后附加 ...; 1117 5 0 5

crc

pengchengcheng082_593158939 2014-7-5 19:04: 晶体管-门电路-锁存器-触发器; 写程序多了，下边的东西，基础的东西就容易丢，“勿忘初心” 1、二极管与门，或门左边与门，右边或门 2、三极管与门，或门，非门 ...; 1560 10 1 11

fpga

pengchengcheng082_593158939 2014-7-4 15:08: 一篇关于setup time和hold time的问答; 转自： http://blog.csdn.net/highball/article/details/6054969 Q： Can any body tell me 1) What causes HOLD VIOLATIONS in DESIGN. 2) H ...; 1402 11 0 11

fpga

pengchengcheng082_593158939 2014-7-4 11:18: 亚稳态和组合毛刺; 转自 http://blog.sina.com.cn/s/blog_70c1137b01012hlx.html 我们在芯片设计与调试中，一定曾经遇到过一些诡异的 ...; 1268 11 0 11

fpga

pengchengcheng082_593158939 2014-7-4 09:03: FPGA序列检测; 一、用verilog实现11011的序列检测模块 a为输入端，b为输出端，如果a连续输入为11011则b输出为1，否则为0。例如 a： 000110110110111101110 b： 0000 ...; 1260 11 0 11

fpga

用户1721919 2014-7-2 21:59: 转载：xilinx7系列GTX的复位设计_3; RX 复位设计这里只包括用到 RXOUTCLK 时的复位。如果是用 TXOUTCLK 作为 RXUSRCLK/RXUSRCLK2 时钟源的情形，可以参考 TX 复位设计部分。 ...; 2077 10 0 10

fpga

用户1721919 2014-7-2 21:59: 转载：xilinx7系列GTX的复位设计_2; TX 复位案例一、 TXOUTCLKSEL = TXOUTCLKPMA 这种情形下， TXOUTCLK 的频率是 (LINE RATE)/(INTERNAL DATAWIDHT) ，它会随着线速度的变化 ...; 1001 9 0 9

fpga

用户1721919 2014-7-2 21:58: 转载：xilinx7系列GTX的复位设计_1; 专家秘笈连载三： 7 系列 GTX 的复位设计前言随着半导体技术，特别是 FPGA 的发展，单片芯片的处理能力越来越强。现在单片的 ...; 2156 11 0 11

fpga

用户1724681 2014-7-2 15:25: FPGA之数据采集; //希望高手可以指导下特别是下面的数据和地址采集的方式对不对同时希望给一些建议 module Selector_Driver_verilog( ...; 799 2 0 2

希望前辈给现在的我指导指导

用户598257 2014-7-1 20:45: Modelsim仿真查看内部信号; http://blog.csdn.net/xianrudu/article/details/8177965 转帖查看内部信号如果使用以上的方法，打开的信号波形默认都是testbench里面定义的。有时 ...; 1399 14 0 14

modelsim

用户598257 2014-7-1 11:36: 特权's Blog——“深入剖析I/O约束”; 在时序约束的基础上，分析了输入输出的时序约束公式，理解这些公式是设定I/O约束条件的基础。; 1003 18 0 18

时序分析基础特权

用户598257 2014-7-1 11:35: 特权's Blog——“时序分析基础与时钟约束实例（1）”; 介绍了时序约束的基本知识; 1130 12 0 12

时序分析时钟基础

用户1483648 2014-7-1 11:19: 如何学习FPGA？FPGA学习必备的基础知识; FPGA已成为现今的技术热点之一，无论学生还是工程师都希望跨进FPGA的大门。网络上各种开发板、培训班更是多如牛毛，仿佛在告诉你不懂FPGA你就OUT啦。那么我们要 ...; 964 11 0 11

1 ... 131 132 133 134135136 137 138 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条