FPGA/CPLD
首页 FPGA/CPLD
用户598257 2014-7-1 11:36
特权's Blog——“深入剖析I/O约束”
在时序约束的基础上,分析了输入输出的时序约束公式,理解这些公式是设定I/O约束条件的基础。
用户598257 2014-7-1 11:35
特权's Blog——“时序分析基础与时钟约束实例(1)”
介绍了时序约束的基本知识
用户1483648 2014-7-1 11:19
如何学习FPGA?FPGA学习必备的基础知识
FPGA已成为现今的技术热点之一,无论学生还是工程师都希望跨进FPGA的大门。网络上各种开发板、培训班更是多如牛毛,仿佛在告诉你不懂FPGA你就OUT啦。那么我们要 ...
啊左不是蜗牛 2014-6-30 00:51
【博客大赛】有时候,连我自己都不知道还能走多远
  自二月末老板接了一个机器人的项目后,我们项目小组七个人便没日没夜地搞起来,因为对方要求很苛刻,时间要紧,4月末便要交。项目难度很大,然而老板坚决 ...
用户1642694 2014-6-27 09:51
基于CPLD的多DSP和FPCA芯片远程更新加载设计方法
  摘要:介绍了一种以 CPLD 为基础的对多DSP和FPCA芯片实现程序远程更新、加载的设计方法。详细分析了软硬件架构及具体实施方案,对以DSP+FPCA为架构 ...
用户1429847 2014-6-26 03:01
FPGA创新 FPGA合作
本人住杭州,自认为是个合格的FPGA工程师。 熟悉xilinx altera系列FPGA的开发流程。带领团队量产过5-6个以FPGA为核心的产品。 如果您有好的想法,或 ...
用户432057 2014-6-24 19:27
在quartus中如何调用modelsim进行仿真
    在quartus中直接调用modelsim进行如见仿真,经过设置可以一步进行仿真。缺点是在进行仿真时,编译时间很长,优缺点也优缺点嘛。   一 ...
用户1668914 2014-6-23 22:42
怎样才能使用Xilinx ChipScope 加入被优化的信号?
怎样才能使用Xilinx ChipScope 加入信号? Xilinx ISE开发工具中的ChipScope工具就相当于AlteraQuatusII中的SignalTap II, 能够捕捉FPGA内部的信号, 方 ...
用户1610289 2014-6-18 16:50
【原创】调用RAM核报错
Internal Error: Sub-system: BAL, File: /quartus/synth/bal/bal_ec_balancer.cpp, Line: 1463 dest SUTIL_NUM_MAX_RAM_TYPE Stack Trace: 0x ...
pengchengcheng082_593158939 2014-6-15 22:07
异步信号如何进行同步(不同时钟域数据如何交换)?
方法: 1、两级触发器,减少可能出现的亚稳态的影响 ! 2、异步FIFO  或 双口RAM ! 3、握手(有效使能,确认)!   时钟抖动(jitter ...
tuyongfei_706464766 2014-6-13 13:32
克服FPGA电路板设计挑战
如果你在采用FPGA的电路板设计方面的经验很有限或根本没有,那么在新的项目中使用FPGA的前景就十分堪忧——特别是如果FPGA是一个有1000个引脚的大块头。继续阅读 ...
小墨同学 2014-6-11 03:29
零基础学FPGA(十)牛刀小试——串行口通信电路设计
      以前在学单片机的时候,觉得串口通信其实很简单,只要一个指令数据就能轻易的接收或者发送。前几天试着用FPGA实现,发现里面的学问还不少,并没有想 ...
用户1766475 2014-6-9 16:58
评论:@zeal10174's Blog 博客中提到的“用Modelsim SE进行前仿真和后仿真”
Modelsim前/后仿真
用户438154 2014-6-9 16:25
评论:@coyoo's Blog 博客中提到的“TDC设计及应用调研”
TDC设计及应用调研
用户1668914 2014-6-8 21:41
怎样使用Debussy导入FPGA(数字逻辑)设计工程代码?
  在FPGA设计过程中,仿真验证是一个很重要的步骤。通过仿真,可以在仿真环境下初步验证逻辑设计的合理性和正确性。 为后面的电路调试,铺平了道路 ...
EE直播间
更多
关闭 站长推荐上一条 /3 下一条