FPGA/CPLD
首页 FPGA/CPLD
用户1642694 2014-7-18 15:08
VHDL大体
  设计库和标准程序包 library library_name; use library_name.package_name.all; 由于STD_LOGIC数据类型不属于 VHDL 标准库,所以使用时要 ...
用户1642694 2014-7-18 08:55
FPGA设计技术学习(一)
1.1 建立时间和保持时间: 建立时间(setup time)是指在触发器的时钟信号上升沿到来以前,数据稳定不变的时间,如果建立时间不够,数据将不能在这个时钟 ...
用户1642694 2014-7-18 08:54
Xilinx ISE所涉及的一些命令以及Command Line的使用
       因为目前进行的一个项目使用了多块容量较大的Xilinx FPGA, 对各块FPGA进行synthesis,map,PR和generating programming file就成了一个大问题 ...
用户1642694 2014-7-18 08:52
如何学习FPGA verilog 学Quartus II+Verilog三步走checklist
    很多时候,学习一样东西,却始终不知道自己处于何种地步,今天在网上看到了这个东东,相信看后你就知道自己现在的水平了呵呵  ...
用户425266 2014-7-17 19:51
基于FPGA高速大容量数据采集与存储系统
大容量数据采集与存储系统在工业自动化生产、国防和军事监控及环境监测等方面被广泛应用。为了能够完整、准确地捕获到各种信号或者故障发生时的特征信号,需要对 ...
阿昏豆 2014-7-17 19:38
FPGA研发之道(12)-设计不是凑波形(二)FIFO(下)
FIFO 在 FPGA 设计中除了上篇所介绍的功能之外, 还有以下作为以下功能使用: (1)        内存申请   在软件设计中,使用 ...
用户582175 2014-7-17 14:37
评论:@特权's Blog——永远忠于年轻时的梦想! 博客中提到的“经典三星SDR SDRAM读写verilog代码分享”
先mark
小墨同学 2014-7-15 13:34
零基础学FPGA(十二)一步一脚印之基于FIFO的串口发送机设计全流程及常见错误详解
        记得在上几篇博客中,有几名网友提出要加进去错误分析这一部分,那我们就从今天这篇文章开始加进去我在消化这段代码的过程中遇到的迷惑,与大家 ...
阿昏豆 2014-7-14 21:52
FPGA研发之道(11)-设计不是凑波形(一)FIFO(上)
FIFO 是 FPGA 内部一种常用的资源,可以通过 FPGA 厂家的的 IP 生成工具生成相应的 FIFO 。 FIFO 可分为同步 FIFO 和异步 FIFO ,其区别主要 ...
阿昏豆 2014-7-13 15:07
FPGA研发之道(4)灵活性的陷阱
        如果说用一个词来描述FPGA的特性,灵活性肯定名列前茅。         FPGA的灵活性在于:          (一)I/O的灵活性,其可以通过 ...
阿昏豆 2014-7-13 15:04
FPGA研发之道(8)架构设计漫谈(三)时钟和复位
接口确定以后, FPGA 内部如何规划?首先需要考虑就是时钟和复位。 时钟: 根据时钟的分类,可以分为逻辑时钟,接口时钟,存储器时钟等;    ...
阿昏豆 2014-7-13 15:01
FPGA研发之道(10)架构设计漫谈(五)数字电路的灵魂-流水线
      流水线,最早为人熟知,起源于十九世纪初的福特汽车工厂,富有远见的福特,改变了那种人围着汽车转、负责各个环节的生产模式,转变成了流动的汽 ...
用户448809 2014-7-13 14:13
基于fpga的w25q16的verilog语言程序读写控制
这个基于fpga的w25q16的四倍读写控制程序。系统框架以及车需源代码附件上传。  
阿昏豆 2014-7-12 22:11
FPGA研发之道(2) FPGA和他那些小伙伴们 (一) 系统架构组成。
     通常来讲,“一个好汉三个帮”,一个完整的嵌入式系统中由单独一个FPGA使用的情况较少。通常由多个器件组合完成,例如由一个FPGA+CPU来构成。通常为 ...
阿昏豆 2014-7-12 22:08
FPGA研发之道(6)架构设计漫谈(一)流驱动和调用式
      勿用讳言,现在国内FPGA开发还处于小作坊的开发阶段,一般都是三、四个人,七八台机器.小作坊如何也能做出大成果。这是每个FPGA工程师都要面临的问题 ...
关闭 站长推荐上一条 /1 下一条