FPGA和CPLD-可编程逻辑器件-第141页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户1668914 2014-5-3 20:50: 面对SystemVerilog，自主设计or使用现有库（VMM,OVM,UVM）？; 进入FPGA设计这个行业已经整整一年了！从一个不知FPGA为何物的小白，慢慢的开始能够读懂别人的代码，了解一些FPGA内部的结构，做一些简单的设计。现在的水平 ...; 4110 19 11 30

fpga systemverilog 功能验证 uvm

用户349856 2014-5-3 20:39: 代码插入测试; 以下是代码片段： reg key_press_r; reg key_press_rr; wire countdown_value_set; reg key_countdown_r; reg key_countd ...; 886 13 2 15

代码插入

用户1703205 2014-5-2 09:25: 评论：@KevinChen's Blog 博客中提到的“[博客大赛]按键消抖之终极解决方案”; 写的好; 949 17 0 17

用户450531 2014-4-30 16:02: FPGA初学：verilog建模。。。; 刚开始学习 FPGA 和 verilog 语言，从单片机过来，看着并行操作的语言确实很不习惯，翻了小段时间，看到本书《 FPGA 那些事》，讲的还好。 veri ...; 1190 21 4 25

fpga初学

小梅哥 2014-4-29 19:54: FPGA经验分享——通用红外解码模块的实现，可与niosII处理器通过简单的PIO核对接，也可直接与硬件逻辑模块对接，作为通用按键输入使用。; 本设计根据网上最多的那个红外解码模块改写而成。其中IR为红外接收头的输入，key_db为按键值输出总线 key_int为接收到红外信号后的中断信息，默认时低电平 ...; 3235 31 3 34

verilog niosii 红外解码通用按键

Hoki 2014-4-29 17:13: 【博客大赛】11. Multicycle Paths Constraints实例I(Timing Constraints in Vivado); 本节通过实例介绍一下多时钟周期路径 (multicycle paths) 的约束方法。如图 1 中结构，主时钟 fast_clk ，时钟频率 ...; 3076 22 1 23

博客大赛 vivado xdc

pengchengcheng082_593158939 2014-4-29 16:59: [博客大赛]DDS原理与应用; DDS is short for “Direct Digital Synthesizer” 是从相位出发直接合成所需波形的一种频率合成技术。原理是著名的采样定理。 1971 年，D ...; 1278 16 2 18

fpga 博客大赛

coyoo 2014-4-29 16:21: Quartus programmer命令介绍; Quartus II 32-bit Programmer Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Full Version Copyright (C) 1991-2012 Altera Corporation ...; 3397 14 0 14

altera quartus programmer

用户1670771 2014-4-29 14:32: [博客大赛]CPLD入门笔记1----点亮LED; 今天看了CPLD的教程，发现可编程芯片几乎都是以点亮LED作为最开始的入门实验，无论51单片机、STM8单片机、STM32单片机亦或是其他的芯片，感觉都是在控制它的 ...; 2913 10 2 12

led 博客大赛 st if a ge

用户1670771 2014-4-29 14:30: [博客大赛]CPLD入门笔记----初叩Verilog的大门; 初次接触CPLD，初次接触Verilog，记录下自己学习的痕迹。刚开始接触CPLD，曾听说CPLD/FPGA属于硬件层的可编程芯片，而Verilog属于硬件描述语言，其它便 ...; 2103 17 1 18

cpld 设计芯片硬件博客大赛

用户1670771 2014-4-29 14:29: [博客大赛]CPLD入门笔记2----驱动蜂鸣器; 驱动蜂鸣器的实验，实验参考EDN网站的akuei2的SOS的思想，利用蜂鸣器鸣叫不同时间模拟SOS，但遇到的问题。一开始程序写好后，下载到板子上，蜂鸣 ...; 2026 13 1 14

问题脉冲定义驱动博客大赛

用户1670771 2014-4-29 14:29: [博客大赛]CPLD入门笔记3----串口的发送与接收; 这两天写了个串口发送的程序，串口发送与接收，在单片机看来，很简单，也许调用几条语句，就能实现所需要的功能，而CPLD实现起来，便应当了解到具体数据的传 ...; 2679 10 6 16

数据模块串口数据传输博客大赛波特率

用户1701511 2014-4-28 14:24: verilog2001中generate的精妙用法（转载）; verilog2001中有generate这个语法，近日有用到，简单归纳如下：语法： 1。genvar后面的for，变量必须是genvar变量；generate+if，不如`ifdef `els ...; 1475 19 0 19

generate

Hoki 2014-4-28 10:49: 【博客大赛】10. Multicycle Paths (Timing Constraints in Vivado); 之前博文中分析的时序路径基本都是在单时钟周期内进行分析， source clock 和 destination clock 是紧挨的两个时钟沿，可以说是最严格 ...; 2148 22 0 22

博客大赛 vivado xdc

liangziusb_940932268 2014-4-27 17:21: SPARTAN-6开发板（神州九号）_XILINX ISE 14.5软件安装; SPARTAN6开发板第一版已经加工完毕，现正在调试。开发板的名字暂定为神州九号，主要的功能是USB2.0、DDR2、VGA、SOUND、SD卡、键盘及百 ...; 2166 21 0 21

fpga

1 ... 137 138 139 140141142 143 144 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条