FPGA/CPLD
首页 FPGA/CPLD
用户1758945 2014-5-14 22:28
xilink fifo一些常见的问题
  对于老手来说 fifo再简单不过了,可是对于新手来说,学习fifo总会遇到些问题。最近在做fifo仿真的时候,就遇到了几个问题,上网找了好多资料,但是针对性的回 ...
用户444756 2014-5-12 09:55
请问一下载波跟踪如何在FPGA中调整本地NCO?
本人用FPGA实现出来的载波跟踪有一个时刻是接收到的载波和本地载波是对上的,但是之后又错过去了。。。是不是我的NCO调整的时候有问题? ...
用户443437 2014-5-10 14:37
熬了几个通宵,答辩终于搞掂
当答辩的评分老师问我:你有FPGA开发板了,外设也是买的,你还需要做什么硬件部分?其实那时我真的想问一下:老师,你其实懂不懂FPGA设计的?外设是谁来驱动 ...
用户620312 2014-5-9 11:00
评论:@KevinChen's Blog 博客中提到的“[博客大赛]按键消抖之终极解决方案”
好哦
小墨同学 2014-5-8 17:47
零基础学FPGA(七)今天讲习题
    五一假期刚过,大家玩的还开心么~加上周六周末,我可是一连放了5天假啊!So~就来了一次说走就走的旅行,提前一天规划好路线,宾馆都没订,背上两件衣服 ...
用户1755486 2014-5-7 22:37
求助
求FPGA开发工具和仿真软件,本人刚刚开始学,可以加QQ2212276231
用户1755486 2014-5-7 18:01
求助
求FPGA开发工具和仿真软件,本人刚刚开始学,可以加QQ2212276231
coyoo 2014-5-7 13:15
【博客大赛】有关altera下载器脚本命令介绍
前一篇博文介绍了altera的programmer的脚本命令,即quartus_pgm,和我们在虚拟JTAG里面使用quartus_stp命令类似,我们可以建立批处理来自动启动这个工具。不 ...
Hoki 2014-5-5 13:20
【博客大赛】12. False Path (Timing Constraints in Vivado)
       在 FPGA 设计中,并不是所有的路径都需要做时序分析,称之为假路径( false path ),比如有些路径在正常工作时并没有实现具体的逻辑 ...
用户450531 2014-5-5 10:55
FPGA实践:信号采集(1)
(1) 开始动手做下FPGA的信号采集,方案大致如前。因为主要包含TLC5510、FPGA内部的FIFO(采集来的数据可以放在SRAM里面,空间应该是够的,然后读出来 ...
用户1431377 2014-5-4 20:41
DDR2 虚拟FIFO设计
最近由于需要做了基于FIFO的DDR2的设计,在实际调试后工作正常
用户424044 2014-5-4 17:09
评论:@究其不明摒其不力:实践中的FPGA工程师 博客中提到的“TimeQuest就一定要搞定——时序分析基本公式”
Timequest1
用户436722 2014-5-4 15:11
CPU与GPU区别
GPU的重要性毋庸置疑,但它究竟是不是比CPU更重要,这并不是一个简单的是非判断题。CPU性能提升不复当年之勇,但始终都是整个计算系统的心脏;GPU势头再猛, ...
用户1703205 2014-5-4 13:32
评论:@电子技术论坛区 博客中提到的“Verilog代码命名六大黄金规则”
用户450531 2014-5-4 12:35
FPGA初学:拿它来做什么。。。
学习FPGA一个月了,复习了下数字电路基础,了解了verilog基本的语法,大致了解了FPGA的基本结构,快速翻看了几本书,几个视频。看过开发板上的实验教程,大 ...
关闭 站长推荐上一条 /3 下一条