FPGA和CPLD-可编程逻辑器件-第142页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

pengchengcheng082_593158939 2014-4-14 19:44: Writing Testbench; 写测试文本，最经典的书，莫过于《Writing Testbench》，大师之作，国内不可能有人写出这样的书。书中有些话真可谓一语中的，有的甚至颇具哲学意味，写的非 ...; 1027 12 0 12

fpga

Hoki 2014-4-13 20:26: 【博客大赛】7. Input Delay Constraints实例二(Timing Constraints in Vivado); 有很多学习 FPGA 的童鞋对时序约束和分析都处于懵懂的状态，笔者也是经历了漫长的过程才对时序有了一定的认识，现在写 Timing Constraint ...; 2296 24 0 24

博客大赛 input delay xdc

Hoki 2014-4-13 12:53: 【博客大赛】6. Input Delay Constraints实例一(Timing Constraints in Vivado); 在《 5. Constraining Input Delay 》博文中，深入讲解了如何分析输入端口到 FPGA 内部时序单元的路径，并且对 input delay 进 ...; 2981 22 0 22

博客大赛 input delay xdc

用户1492773 2014-4-13 09:46: CPLD/FPGA学习前期了解; 1. 什么是CPLD? 答： CPLD(Complex Programmable Logic Device)复杂可编程逻辑器件 2. 什么是FPGA? 答“： FPGA（Field－Programmable Gate A ...; 1410 8 0 8

cpld

sunyzz 2014-4-12 16:43: 【博客大赛】OpenRisc-1200设计分析最后一弹; 写在前面： OR1200系列包括OR1200设计手册的翻译，OR1200设计的分析，由于这是一个很庞大的工程，一个人面对时难免会显得力不从心，总共花 ...; 1464 21 1 22

博客大赛 or1200

用户443437 2014-4-10 17:23: [博客大赛]关于SD卡的读取问题; 最近一直在调试SD卡的读取数据，用串口调试助手来对比数据的正确，但是一直都读不出数据来，代码是特权同学的SD控制模块，我只是做了一些 ...; 1812 14 2 16

fpga 博客大赛

pengchengcheng082_593158939 2014-4-10 09:01: 小程序大道理---除法器; 除法器是四则运算中最难搞定的，也是在FPGA/ASIC 中最难实现的运算，消耗时间最多的运算，同时消耗资源也是最多的。以无符号除法为例 ...; 1531 12 0 12

fpga

coyoo 2014-4-9 09:51: 【博客大赛】StratixII之EDA及学术开发功能描述（续）; 7 ．逻辑单元（ Logic Cell ）规则 7.1 对单个寄存器逻辑单元（ lcell_ff ）进行约束如果clk端口连接，那么regout端口必须连接 ...; 2305 18 0 18

fpga altera 博客大赛所见即所得

用户1747579 2014-4-8 15:36: 基于台达PLC和变频器的位置控制系统实现; 　　1 引言　　当今自动化控制产品日新月异，相同功能的实现有各种各样不同的方式。比如很多设备上都要使用的定位控制的实现就有很多种方法。有的利用单 ...; 1259 14 0 14

计数器变频器 PLC

用户1334334 2014-4-6 12:29: 评论：@做一名简单的硬件工程师！博客中提到的“【博客大赛】4. Clock Groups(Timing Cons...”; 不错、介绍的清楚明了; 509 1 0 1

用户1334334 2014-4-6 12:15: 评论：@做一名简单的硬件工程师！博客中提到的“【博客大赛】4. Clock Groups(Timing Cons...”; 不错，清晰; 438 3 0 3

dreamfly123123 2014-4-6 08:31: modelsim与modelsim_altera使用的一些区别; 今天在师兄那里听说，modelsim仿真和modelsim_altera仿真时有些区别的，我所遇到的区别是： 1.modelsim能够对verilog和vhdl的混合编程进行仿真，而modelsim_al ...; 3858 11 2 13

fpga modelsim 混合编程仿真

sunyzz 2014-4-4 21:29: 【博客大赛】OpenRisc-1200设计分析4; 四：调试单元处理器的调试功能帮助软件开发者进行软件调试，通过调试接口，用户可以让处理器在执行到特定的程序时暂停，可以通过 JTAG 接口将 CPU ...; 1260 23 0 23

博客大赛 openrisc-1200设计分析

coyoo 2014-4-4 14:51: 【博客大赛】高级FPGA设计译文：第六章时钟域; 第六章时钟域有一个有趣的现象，众多数字设计特别是与FPGA设计相关的教科书都特别强调整个设计最好采用唯一的时钟域。换句话说，只有一个独立 ...; 3374 19 6 25

时钟博客大赛

Hoki 2014-4-4 13:51: 【博客大赛】5. Constraining Input Delay (Timing Constraints in Vivado); Timing Constraints in Vivado 系列博文已有了一定的进展，经过上两节的介绍，约束设计中的时钟后， Vivado 已能完成基本的时序分析。 ...; 3297 21 4 25

博客大赛 vivado input_delay

1 ... 138 139 140 141142143 144 145 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条