FPGA和CPLD-可编程逻辑器件-第144页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

sunyzz 2014-4-12 16:43: 【博客大赛】OpenRisc-1200设计分析最后一弹; 写在前面： OR1200系列包括OR1200设计手册的翻译，OR1200设计的分析，由于这是一个很庞大的工程，一个人面对时难免会显得力不从心，总共花 ...; 1539 21 1 22

博客大赛 or1200

用户443437 2014-4-10 17:23: [博客大赛]关于SD卡的读取问题; 最近一直在调试SD卡的读取数据，用串口调试助手来对比数据的正确，但是一直都读不出数据来，代码是特权同学的SD控制模块，我只是做了一些 ...; 1844 16 2 18

fpga 博客大赛

pengchengcheng082_593158939 2014-4-10 09:01: 小程序大道理---除法器; 除法器是四则运算中最难搞定的，也是在FPGA/ASIC 中最难实现的运算，消耗时间最多的运算，同时消耗资源也是最多的。以无符号除法为例 ...; 1582 13 0 13

fpga

coyoo 2014-4-9 09:51: 【博客大赛】StratixII之EDA及学术开发功能描述（续）; 7 ．逻辑单元（ Logic Cell ）规则 7.1 对单个寄存器逻辑单元（ lcell_ff ）进行约束如果clk端口连接，那么regout端口必须连接 ...; 2381 18 0 18

fpga altera 博客大赛所见即所得

用户1747579 2014-4-8 15:36: 基于台达PLC和变频器的位置控制系统实现; 　　1 引言　　当今自动化控制产品日新月异，相同功能的实现有各种各样不同的方式。比如很多设备上都要使用的定位控制的实现就有很多种方法。有的利用单 ...; 1299 15 0 15

计数器变频器 PLC

用户1334334 2014-4-6 12:29: 评论：@做一名简单的硬件工程师！博客中提到的“【博客大赛】4. Clock Groups(Timing Cons...”; 不错、介绍的清楚明了; 528 1 0 1

用户1334334 2014-4-6 12:15: 评论：@做一名简单的硬件工程师！博客中提到的“【博客大赛】4. Clock Groups(Timing Cons...”; 不错，清晰; 453 3 0 3

dreamfly123123 2014-4-6 08:31: modelsim与modelsim_altera使用的一些区别; 今天在师兄那里听说，modelsim仿真和modelsim_altera仿真时有些区别的，我所遇到的区别是： 1.modelsim能够对verilog和vhdl的混合编程进行仿真，而modelsim_al ...; 3950 13 2 15

fpga modelsim 混合编程仿真

sunyzz 2014-4-4 21:29: 【博客大赛】OpenRisc-1200设计分析4; 四：调试单元处理器的调试功能帮助软件开发者进行软件调试，通过调试接口，用户可以让处理器在执行到特定的程序时暂停，可以通过 JTAG 接口将 CPU ...; 1313 23 0 23

博客大赛 openrisc-1200设计分析

coyoo 2014-4-4 14:51: 【博客大赛】高级FPGA设计译文：第六章时钟域; 第六章时钟域有一个有趣的现象，众多数字设计特别是与FPGA设计相关的教科书都特别强调整个设计最好采用唯一的时钟域。换句话说，只有一个独立 ...; 3463 19 6 25

时钟博客大赛

Hoki 2014-4-4 13:51: 【博客大赛】5. Constraining Input Delay (Timing Constraints in Vivado); Timing Constraints in Vivado 系列博文已有了一定的进展，经过上两节的介绍，约束设计中的时钟后， Vivado 已能完成基本的时序分析。 ...; 3341 21 4 25

博客大赛 vivado input_delay

用户450906 2014-4-3 22:50: Modelsim仿真包含quartus ROM的工程文件的问题; 最近在用Modelsim仿真包含Quartus IP核的工程时，发现了一系列问题，现在把我遇到的问题记录下来，一则便于以后可以查找，另一方面希望能给其他人一丢丢的帮 ...; 2355 6 1 7

问题 uart 仿真 a

用户450906 2014-4-3 20:04: 关于Quartus和ISE中ROM的初始化和仿真的一些小结; 最近在玩Altera的FPGA，当我用Quartus II自带的IP核生成ROM时，出现了各种问题，于是在网上各种查资料，终于解决了我的问题。这里做一下小结，方便自己日后查 ...; 4298 10 1 11

uart 数据仿真 if a

pengchengcheng082_593158939 2014-4-3 10:00: [博客大赛]小程序大道理---乘法器; 乘法器一个最基本的运算，在写C程序时，一条语句就行了，然而我们写硬件程序，面对的是最底层，是和“ 0和1 ”打交道，必须搞清楚乘法器的实现方式。 ...; 1886 12 2 14

fpga 博客大赛

pengchengcheng082_593158939 2014-4-3 09:59: [博客大赛]小程序大道理---乘法器（续）; 对于乘法 P=A*B 有：实现：乘法转化成了个N（A的位宽）个加法运算；第n次加法的加数是A的第n位（An）与B左移n位（B）的乘积；权衡：速 ...; 2084 14 1 15

fpga 博客大赛

1 ... 140 141 142 143144145 146 147 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条