FPGA和CPLD-可编程逻辑器件-第265页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

wrhwindboy 2011-5-21 06:35: Verilog学习笔记; 一般认为 Verilog HDL在系统级抽象方面比VHDL略差一些，而在门级开关电路描述方面比VHDL要强的多写了第一个verilog程序，是一个加法器内容如下 module adder ...; 1557 10 0 10

wrhwindboy 2011-5-21 06:33: 一个简单的总线轮询仲裁器Verilog代码; 下面这个是以输入信号作为状态机的转移条件，写得比较冗余： // // Verilog Module demo1_lib.bus_arbitor.arch_name // // Created: // by ...; 4696 6 0 6

wrhwindboy 2011-5-21 06:32: verilog 设计经验; 一、组合逻辑 1、敏感变量的描述完备性 Verilog中，用always块设计组合逻辑电路时，在赋值表达式右端参与赋值的所有信号都必须在 always @(敏感电平 ...; 1723 9 0 9

wrhwindboy 2011-5-21 06:31: 怎样用modelsim做后仿真; 怎样用modelsim做后仿（编译工具采用quatus） step1：在qurtus改变编译选项： assignments－EDA tool setting:选择verilog还是vhdl。 step2 ...; 5779 5 0 5

wrhwindboy 2011-5-21 06:30: 消除状态机毛刺策略探讨; 随着EDA技术的高速发展，以大规模和超大规模器件FPGA/CPLD 为载体、以VHDL(硬件描述语言)为工具的电子系统设计越来越广泛。有限状态机(简称状态机)作为数字系统 ...; 1328 8 0 8

wrhwindboy 2011-5-21 06:29: Verilog HDL代码描述对状态机综合的研究; 1 引言 Verilog HDL作为当今国际主流的HDL语言,在芯片的前端设计中有着广泛的应用。它的语法丰富,成功地应用于设计的各个阶段：建模、仿真、验证和综 ...; 1586 8 0 8

wrhwindboy 2011-5-21 06:27: Verilog语言综合问题研究; 摘要：综合问题是FPGA设计过程中的关键环节，综合的结果就是系统设计的硬件结构，决定了系统的性能.文章通过RTI 电路模型来分析代码风格对综合结果的影响，介绍 ...; 1619 9 0 9

wrhwindboy 2011-5-21 06:25: Avalon总线！！！; Nios系统的所有外设都是通过Avalon总线与Nios CPU相接的，Avalon总线是一种协议较为简单的片内总线，Nios通过Avalon总线与外界进行数据交换。　　Avalon总线接 ...; 1199 6 0 6

wrhwindboy 2011-5-21 06:19: 时序是设计出来的！！（转）; 我的boss有在华为及峻龙工作的背景，自然就给我们讲了一些华为及altera做逻辑的一些东西，而我们的项目规范，也基本上是按华为的那一套去做。在工作这几个月中， ...; 1333 6 0 6

wrhwindboy 2011-5-21 06:15: 怎样才能学好Verilog HDL？; 工作过的朋友肯定知道，公司里是很强调规范的，特别是对于大的设计（无论软件还是硬件），不按照规范走几乎是不可实现的。逻辑设计也是这样：如果不按规范做的 ...; 1958 7 0 7

wrhwindboy 2011-5-21 06:13: 做数字逻辑真正的难点是什么？; 开门见山，逻辑设计的难点不在于RTL级代码的设计，而在于系统结构设计和仿真验证方面。目前国内对可综合的设计强调的比较多，而对系统结构设计和仿真验证方面似 ...; 1375 7 0 7

wrhwindboy 2011-5-21 06:12: Modelsim的功能仿真和时序仿真; FPGA 设计流程包括设计输入，仿真，综合，生成，板级验证等很多阶段。在整个设计流程中，完成设计输入并成功进行编译仅能说明设计符合一定的语法规范，并不能说 ...; 1507 8 0 8

wrhwindboy 2011-5-21 06:11: （转）如何编写testbench的总结（非常实用的总结）; 如何编写testbench的总结（非常实用的总结） 1．激励的设置相应于被测试模块的输入激励设置为reg型，输出相应设置为wire类型，双向端口inout在测试 ...; 1236 7 0 7

wrhwindboy 2011-5-21 06:09: 硬件工程师面试试题; 硬件工程师面试试题模拟电路 1、基尔霍夫定理的内容是什么？（仕兰微电子） 2、平板电容公式(C=εS/4πkd)。 ...; 1320 5 0 5

wrhwindboy 2011-5-21 06:07: FPGA工程师面试试题03; 4个FPGA工程师面试题目（经历） FPGA与CPLD内部结构区别？ CPLD 以altraMAX7000这种PLD为例，可分为三块结构：宏单元（Marocell ...; 1263 8 0 8

1 ... 261 262 263 264265266 267 268 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条