FPGA和CPLD-可编程逻辑器件-第385页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

ash_riple_768180695 2010-3-5 20:44: 摘抄一组SATA转接卡异常问题的调试记录; 昨天回顾了一下两年前离职时保存的工作日志，读到其中一段调试工作的记录时，仿佛又亲历了三年前那段艰辛的调试经历。解决这个问题用了近两个月 ...; 4588 8 1 9

用户1542249 2010-3-5 14:07: modelsim Testbench FPGA仿真; 来源： http://blog.ednchina.com/liu_xf/431336/message.aspx FPGA调试篇（二）在Modelsim下使用TestBench对设计进行仿真 Signal Tap II ...; 2918 8 0 8

用户1542249 2010-3-5 14:03: SignalTap II FPGA 调试; 来源： http://blog.ednchina.com/liu_xf/422851/message.aspx FPGA调试篇（一）在Quartus下使用SignalTap II 调试FPGA 在一数控系统的项目 ...; 2376 6 0 6

用户1542249 2010-3-5 10:41: what is register packing?; 来源： http://dbaspot.com/forums/arch/253676-what-register-packing.html; 2183 5 0 5

用户1542249 2010-3-5 10:37: 如何分析FPGA的片上资源使用情况; 来源： http://blog.ednchina.com/riple/359264/message.aspx 如何分析FPGA的片上资源使用情况在维护遗留代码（4）——时 ...; 2552 8 0 8

用户180508 2010-3-4 16:41: ModelSim 与Quartus II联合仿真; 系统内有宏模块库的仿真 :?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" / 需要添加库文件，路径 \altera\80 ...; 4433 5 0 5

用户1651241 2010-3-4 15:02: Xilinx FIFO IP core使用注意事项; 1、almost full 和 almost empty flags用来指示只剩一个字了。 2、Programmable full and empty status flags可以由用户自定义内容设定或者用专用的输入口进 ...; 10687 12 0 12

用户258085 2010-3-4 14:05: VT-VSPA2-50-10/T1; 联系人：张小姐直线：027-51778170 传真：027-50167617QQ :810548718 13297919638 VT-VSPA2-50-10/T1 VT-VSPA2-50-10/T5 VT3006-3X VT3000-3X VT11118-1X V ...; 894 4 0 4

用户264910 2010-3-4 13:24: VHDL实现HDB3编码; HDB3 码是数字基带传输系统中的常用码型，其全称是3阶高密度双极性码，它是AMI 码的一种改进型。其编码规则如下：（1）当么有4个过4个以上连0 ...; 2385 3 0 3

用户245274 2010-3-3 13:52: 中国石化最新消息最新公告最新提示行情走势; 本周断断续续出现两天巨量杀跌，毫无疑问，这是大势即将做出重大选择的时候。如何处置手中股？是一个比较迫切的问题。这里说五层含义：第一 ...; 1187 4 0 4

用户180508 2010-3-3 09:13: 状态机推荐编写方式; 状态转移单独一个模块，状态操作、判断写一个模块。初始化状态和默认状态：完备状态机，能自恢复。所有输出最好有寄存器打一拍。以下是Altera的一个设 ...; 2372 9 0 9

用户255306 2010-3-2 23:20: 基于CPLD的PWM信号发生器设计; 1640 2 0 2

用户255306 2010-3-2 23:20: 5人表决器; module vote(fiveman,out,clk,rst_n); input clk; input rst_n; input fiveman; output out; reg fiveman_r; reg count; reg out_r; always @ (posedge c ...; 1848 3 0 3

用户264910 2010-3-2 23:20: PC向NIOSII串口通信源码; ?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" / 关于PC串口通信，最简单的就是利用库函数实现，如 ...; 1844 4 0 4

用户1460834 2010-3-2 13:14: 我编写的几个Verilog HDL例程--基于EP2C8Q208; 1806 0 0 0

1 ... 381 382 383 384385386 387 388 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条