FPGA/CPLD
首页 FPGA/CPLD
用户1609127 2010-3-6 12:11
CPLD笔记3 john计数器!流水灯?
笔记 3 john 计数器!流水灯? ?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" /   module lesso ...
用户1609127 2010-3-6 11:59
CPLD笔记2 键盘消抖
笔记 2  键盘消抖 ?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" / 老实说,这个实验的开始之前和之后,都给我蛋 ...
用户1609127 2010-3-6 11:46
CPLD笔记1.5 从逻辑设计到RTL设计转换的蛋疼
笔记 1.5  从逻辑设计到 RTL 设计转换的蛋疼 ?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" / 这一片笔记基本 ...
ash_riple_768180695 2010-3-5 20:44
摘抄一组SATA转接卡异常问题的调试记录
        昨天回顾了一下两年前离职时保存的工作日志,读到其中一段调试工作的记录时,仿佛又亲历了三年前那段艰辛的调试经历。解决这个问题用了近两个月 ...
用户1542249 2010-3-5 14:07
modelsim Testbench FPGA仿真
来源: http://blog.ednchina.com/liu_xf/431336/message.aspx FPGA调试篇(二)在Modelsim下使用TestBench对设计进行仿真 Signal Tap II ...
用户1542249 2010-3-5 14:03
SignalTap II FPGA 调试
来源: http://blog.ednchina.com/liu_xf/422851/message.aspx FPGA调试篇(一)在Quartus下使用SignalTap II 调试FPGA 在一数控系统的项目 ...
用户1542249 2010-3-5 10:41
what is register packing?
来源: http://dbaspot.com/forums/arch/253676-what-register-packing.html  
用户1542249 2010-3-5 10:37
如何分析FPGA的片上资源使用情况
来源: http://blog.ednchina.com/riple/359264/message.aspx 如何分析FPGA的片上资源使用情况         在 维护遗留代码(4)——时 ...
用户180508 2010-3-4 16:41
ModelSim 与Quartus II联合仿真
系统内有宏模块库的仿真 :?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" / 需要添加库文件,路径 \altera\80 ...
用户1651241 2010-3-4 15:02
Xilinx FIFO IP core使用注意事项
1、almost full 和 almost empty flags用来指示只剩一个字了。 2、Programmable full and empty status flags可以由用户自定义内容设定或者用专用的输入口进 ...
用户258085 2010-3-4 14:05
VT-VSPA2-50-10/T1
联系人:张小姐 直线:027-51778170 传真:027-50167617QQ :810548718 13297919638  VT-VSPA2-50-10/T1 VT-VSPA2-50-10/T5 VT3006-3X VT3000-3X VT11118-1X V ...
用户264910 2010-3-4 13:24
VHDL实现HDB3编码
HDB3 码是数字基带传输系统中的常用码型,其全称是3阶高密度双极性码,它是AMI 码的一种改进型。 其编码规则如下: (1)当么有4个过4个以上连0 ...
用户245274 2010-3-3 13:52
中国石化最新消息 最新公告 最新提示 行情走势
本周断断续续出现两天巨量杀跌,毫无疑问,这是大势即将做出重大选择的时候。 如何处置手中股?是一个比较迫切的问题。   这里说五层含义:   第一 ...
用户180508 2010-3-3 09:13
状态机推荐编写方式
状态转移单独一个模块,状态操作、判断写一个模块。 初始化状态和默认状态:完备状态机,能自恢复。 所有输出最好有寄存器打一拍。 以下是Altera的一个设 ...
用户255306 2010-3-2 23:20
基于CPLD的PWM信号发生器设计
关闭 站长推荐上一条 /2 下一条