FPGA/CPLD
首页 FPGA/CPLD
用户255306 2010-3-2 23:20
5人表决器
module vote(fiveman,out,clk,rst_n); input clk; input rst_n; input fiveman; output out; reg fiveman_r; reg count; reg out_r; always @ (posedge c ...
用户264910 2010-3-2 23:20
PC向NIOSII串口通信源码
?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" /      关于PC串口通信,最简单的就是利用库函数实现,如 ...
用户1460834 2010-3-2 13:14
我编写的几个Verilog HDL例程--基于EP2C8Q208
用户1460834 2010-3-2 13:07
Verilog HDL语法总结
用户247581 2010-3-2 11:26
网站设赌叫停
记者昨日从市文化执法部门获悉,知名棋牌类游戏网“赖子山庄”北方专区,因宣扬赌博,违反文化部和商务部关于虚拟货币管理政策,被本市文化执法部门叫停。据悉 ...
用户231173 2010-3-2 10:23
求助:Xilinx USB 下载线的用法?
求助:Xilinx USB 下载线的用法?  我想用Xilinx USB 下载线来配置Spartan3系列,但把下载线和开发板接到电脑上时发现无法像以前用并口下载线一样下载,怎么 ...
用户244280 2010-3-1 10:26
写verilog程序时提高硬件意识
    写verilog程序时怎么提高硬件意识?是一个深奥的问题,但是如果你看了下面的程序、电路、仿真,明白什么样的程序生成什么样的电路,绝对能提高你的硬件 ...
特权ilove314 2010-2-28 17:18
项目日志4——AD调试(Virtual JTAG)
项目日志 4 —— AD 调试( Virtual JTAG )          接着上一篇博文里提到了基于 Quartus II 的一些在线调试方法,这一 ...
esad0 2010-2-28 09:02
串行外设接口(SPI) cpld 被动接收
//--------------------------------------------------------------------- //    串行外设接口(SPI)   cpld 被动接收 //在下降沿 采集数据并发送数 ...
esad0 2010-2-28 08:34
4位共阴数码LG5641AH子程序
https://static.assets-stash.eet-china.com/album/old-resources/2010/2/28/24ae3efb-2771-4d2c-ac67-576fec402a69.rar原理图 //-------------------------- ...
特权ilove314 2010-2-26 18:47
项目日志3——AD调试(在线调试)
项目日志 3 —— AD 调试(在线调试)          上一篇博文提到了简单的 AD 板级调试方法,主要的方法是通过内部设计一个串口 ...
用户224119 2010-2-26 17:33
开博声明
开博只为技术交流
用户1447367 2010-2-26 12:46
CIC Decimation学习整理(付HDL代码),2 day's hardwork
                                               CIC Filter 学习小结               ...
用户89529 2010-2-26 11:41
verlog语法要点
verlog语法要点:      module endmodule之间由两部分构成:接口描述和逻辑功能描述      IO端口种类: input  output  inout      相同位宽的输 ...
用户1540708 2010-2-26 08:32
換了新電腦i5-750
EDK因為檔案權限問題在WIN7沒辦法執行, ISE模擬也會有問題, 必須用VMware建立虛擬主機灌xp執行, 新電腦的主機板也沒有rs232 port, 必須買USB轉RS232接頭... ...
关闭 站长推荐上一条 /2 下一条