FPGA和CPLD-可编程逻辑器件-第69页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户945798 2016-2-6 14:13: 第2讲 case语句及task任务块; 第二讲 case 语句及 task 任务块实验任务：（ 1 ）用 case 语句实现具有译码功能的模块（类似于 3-8 译码器）；（ 2 ） ...; 3307 31 0 31

case task 锁存器

用户945798 2016-2-6 14:12: 新的开始——第1讲复习verilog的基本语法及modelsim功能仿真; 时过一年多后，我又重新拾起了 FPGA 这个工具，重启 FPGA 学习之路。为什么我会突然又继续学习 FPGA 呢？因为我的学位论文里需要用到它，我想把那个项 ...; 1762 22 0 22

fpga，计数器，d触发器，异步复位

用户945798 2016-2-5 15:00: 第3讲状态机1--序列检测器; 序列检测器实验目的：用状态机设计一个序列检测器，实现对序列 10010 的检测。状态转换图如下：图 1 序列检测器的状态 ...; 5627 22 0 22

状态机独热码序列检测器

用户945798 2016-2-5 14:49: 第3讲状态机2--两段式状态机; 两段式状态机实验目的：用两段式状态机描述法设计如图 1 所示的状态图转换图。图 1 状态转换图由图 1 可知 ...; 3378 18 0 18

独热码两段式状态机

用户945798 2016-2-5 01:07: 第4讲移位寄存器与串并转换; 移位寄存器与串并转换实验目的：（ 1 ）用位拼接操作符实现移位寄存器（注意区分左移与右移）；（ 2 ）利用移位寄存器实现串 — 并转 ...; 6188 27 0 27

串并转换移位寄存器 $readmemb

用户1816300 2016-2-3 09:06: 【博客大赛】建立第一个工程--启航篇（基于Vivado2014.1）; 第一个工程的建立我的环境： Window 7 旗舰版 64 位， Vivado 2014.1 目前， ISE 开发环境已 ...; 1454 16 1 17

博客大赛

用户1816300 2016-2-3 09:06: 【博客大赛】vavido2014.1和Modelsim10.1c联合仿真; Vivado 和 ModelSim 联合仿真以前在使用 Xilinx 芯片时，用的开发环境都是 ISE ，最近做项目需要用到 ZYNQ ，就开始学习 Vivado 开 ...; 1956 18 0 18

博客大赛

用户1816300 2016-2-3 09:04: 【博客大赛】FPGA学习经验总结之二：AXI4-Stream协议; AXI4-Stream 协议总结 AXI4-Stream 去掉了地址项，允许无限制的数据突发传输规模；一、接口信号描述 ...; 3629 16 0 16

博客大赛

小梅哥 2016-2-1 17:58: 【博客大赛】小梅哥FPGA学习笔记之将sof文件和NIOS II的elf固件合并为jic文件; 我们在学习和调试NIOS II工程的时候，一般都是先使用Quartus II软件中提供的Quartus Programmer来烧写FPGA配置文件（SOF），然后NIOS II EDS中提供 ...; 3841 23 4 27

fpga nios 博客大赛 jic 小梅哥芯航线 sof

用户1618007 2016-2-1 16:54: 评论：@coyoo's Blog 博客中提到的“【博客大赛】使用Qsys快速创建ALTERA PCIe设计介绍（续）”; pcie下; 721 4 0 4

用户1618007 2016-2-1 16:53: 评论：@coyoo's Blog 博客中提到的“【博客大赛】使用Qsys快速创建ALTERA PCIe设计介绍”; pcie上; 599 5 0 5

用户1618007 2016-2-1 13:52: 评论：@emesjx's Blog 博客中提到的“NiosII程序编译时出现onchip_mem不够问题及解决方法”; mark; 665 3 0 3

用户1618007 2016-2-1 13:47: 评论：@emesjx's Blog 博客中提到的“Altera FPGA带NiosII内核程序的JTAG下载方法总结”; mark; 555 8 0 8

用户1737577 2016-2-1 09:43: 评论：@wdzfd's Blog 博客中提到的“[z]一个合格的FPGA工程师需要掌握哪些知识？”; nice; 880 16 0 16

小梅哥 2016-2-1 08:42: 【博客大赛】小梅哥FPGA学习笔记之Verilog语法基础讲解之参数化设计; 在Verilog语法中，可以实现参数化设计。所谓参数化设计，就是在一个功能模块中，对于一个常量，其值在不同的应用场合需要设置为不同的置，则 ...; 2298 26 2 28

fpga verilog 博客大赛小梅哥芯航线参数化设计

1 ... 65 66 67 686970 71 72 73 ... 500 / 500 页下一页

关闭站长推荐

上一条

/1

下一条