FPGA和CPLD-可编程逻辑器件-第69页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户1618007 2016-2-1 13:47: 评论：@emesjx's Blog 博客中提到的“Altera FPGA带NiosII内核程序的JTAG下载方法总结”; mark; 533 7 0 7

用户1737577 2016-2-1 09:43: 评论：@wdzfd's Blog 博客中提到的“[z]一个合格的FPGA工程师需要掌握哪些知识？”; nice; 855 16 0 16

小梅哥 2016-2-1 08:42: 【博客大赛】小梅哥FPGA学习笔记之Verilog语法基础讲解之参数化设计; 在Verilog语法中，可以实现参数化设计。所谓参数化设计，就是在一个功能模块中，对于一个常量，其值在不同的应用场合需要设置为不同的置，则 ...; 2246 24 2 26

fpga verilog 博客大赛小梅哥芯航线参数化设计

小梅哥 2016-1-29 23:40: 【博客大赛】小梅哥FPGA学习笔记之带有JTAG UART 的NIOS II处理器系统异常死机问题解析; 今天，有网友在群里提问“我这个简单的闪灯程序（无其它任何多余的逻辑或*.c），运行久了，居然会死机！运行环境：EPCQ+片上RAM+NIOS II的方 ...; 2324 20 3 23

fpga nios 博客大赛小梅哥芯航线运行

小梅哥 2016-1-29 17:59: 【博客大赛】小梅哥和你一起深入学习FPGA之Verilog HDL基础语法讲解之模块代码基本结构; 小梅哥接触过不少的从0开始接触Verilog语法的朋友，他们对于语法的掌握基本趋近于0，对于使用Verilog描述一个逻辑模块的最基本结构都不清 ...; 2174 19 1 11

fpga 博客大赛 verilog语法小梅哥芯航线

用户1827051 2016-1-29 15:48: 3级积分器的verilog实现; module integrator( clk,rst,x_in,y_out ); input clk,rst; input x_in; output y_out; reg intreg0; reg intr ...; 6649 19 0 19

积分器

用户1827051 2016-1-29 10:22: 同verilog实现输入信号的四倍插值; module interpolate4( clk,reset,x,y ); input clk; input reset; input x; output reg y; reg cnt; ...; 3343 22 0 22

插值

用户1827051 2016-1-29 10:21: 用verilog实现输入信号的四倍抽取; module declimate_4( clk,reset,x,y ); input clk; input reset; input x; output reg y; reg cnt; always @(pos ...; 2223 16 0 16

小梅哥 2016-1-27 17:37: 【博客大赛】小梅哥FPGA学习笔记之Altera FPGA使用JIC文件配置固化教程; 很多做过单片机的朋友都知道，我们在对MCU烧写完程序固件后，那么该程序固件就存储在了该MCU内部。即使MCU断电了再重新上电，程序也能继续运行。这是因 ...; 3420 14 1 15

fpga 博客大赛小梅哥芯航线 jic烧写 alterafpga

用户436812 2016-1-27 10:29: ISE PhysDesignRules; PhysDesignRules:2100 - Issue with pin connections and/or configuration on block:U_ila_pro_0/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN .I_ ...; 710 10 0 10

ise physdesignrules

特权ilove314 2016-1-26 20:07: Xilinx FPGA入门连载50：FPGA 片内RAM实例之chipscope在线调试; Xilinx FPGA 入门连载 50 ： FPGA 片内 RAM 实例之 chipscope 在线调试特权同学，版权所有配套例程和更多资料下载链接： h ...; 1300 8 0 8

xilinx fpga入门

用户1826666 2016-1-26 18:29: 浅谈FPGA学习之始于足下; 我在EDN网站与电子产品世界上都略过一些优秀的教学视频，也开始借鉴别人的学习方法。随着学习的深入，和自我认知的提高，我发现我不能总是站在 ...; 1197 5 1 6

用户1844464 2016-1-26 16:04: 评论：@特权's Blog——永远忠于年轻时的梦想！博客中提到的“FPGA\CPLD设计学习笔记”; 写的很好; 949 2 0 2

用户1827051 2016-1-26 15:07: cic滤波器的FPGA实现; 一、关于多采样率数字滤波器很明显从字面意思上可以理解，多采样率嘛，就是有多个采样率呗。前面所说的FIR，IIR滤波器都是只有一个采样频率 ...; 3322 16 0 16

fpga cic

用户1827051 2016-1-26 14:58: 评论：@零基础学FPGA学习日记博客中提到的“[博客大赛] 零基础学FPGA （二十九）滤波器开篇，线性相位FI...”; FIR滤波器的FPGA实现; 870 18 0 18

1 ... 65 66 67 686970 71 72 73 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条