FPGA/CPLD
首页 FPGA/CPLD
特权ilove314 2016-3-15 22:08
Xilinx FPGA入门连载59:FPGA 片内ROM FIFO RAM联合实例之功能概述
Xilinx FPGA 入门连载 59 : FPGA 片内 ROM FIFO RAM 联合实例之功能概述 特权同学,版权所有 配套例程和更多资料下载链接: ht ...
特权ilove314 2016-3-13 22:30
Xilinx FPGA入门连载58:FPGA 片内异步FIFO实例之chipscope在线调试
Xilinx FPGA 入门连载 58 : FPGA 片内异步 FIFO 实例之 chipscope 在线调试 特权同学,版权所有 配套例程和更多资料下载链接: ...
用户1866459 2016-3-10 21:37
AVR微控制器处理正交编码器信号只需不到1μs的时间
高速读取正交编码器信号(比如1MHz,或1m/s,分辨率是1μm)通常需要专用硬件。本设计实例展示了一种简单的方案,它只使用了一个型号为ATtiny2313A的AVR微控制器就 ...
特权ilove314 2016-3-10 15:57
Xilinx FPGA入门连载56:FPGA 片内异步FIFO实例之FIFO配置
Xilinx FPGA 入门连载 56 : FPGA 片内异步 FIFO 实例之 FIFO 配置 特权同学,版权所有 配套例程和更多资料下载链接: ...
用户945798 2016-3-9 10:38
第7讲 SPI和RAM IP核
        由于本人写的博客文章字数多、图片也多,上传到EDN China网站时常出现图片模糊不清和超字数的现象。后经多番查找资料发现微软的Windows live wri ...
用户945798 2016-3-8 23:26
第8讲 异步并行接口时序设计(清晰版)
http://www.cnblogs.com/huangsanye/p/5256264.html
用户945798 2016-3-8 16:03
第8讲 异步并行接口时序设计
【学习目的】 ①   学习异步并行接口的读写时序操作,掌握异步并口的时序描述方法; ②   复习 inout 双向端口的 Verilog HDL 描述方法 ...
特权ilove314 2016-3-6 21:33
Xilinx FPGA入门连载55:FPGA 片内异步FIFO实例之功能概述
Xilinx FPGA 入门连载 55 : FPGA 片内异步 FIFO 实例之功能概述 特权同学,版权所有 配套例程和更多资料下载链接: http://pan ...
莫问奴家名 2016-3-5 09:28
评论:@coyoo's Blog 博客中提到的“【博客大赛】显示路径延时的方法”
学习了
用户1777184 2016-3-4 15:52
按键抖动处理
图1 KEY原理图   图1 KEY原理图       图2 LED原理图   图2 LED原理图   key_led.v 1 2 3 4 ...
coyoo 2016-3-4 14:41
【博客大赛】显示路径延时的方法
显示路径延时的方法 概述     显示路径延时在以前老的 Quartus II 版本里不是问题,只是当 Altera 更新了新的版 ...
用户1777184 2016-3-4 13:59
按键消抖方法
图1 KEY原理图   图1 KEY原理图       图2 LED原理图   图2 LED原理图   key_led.v ...
用户1802237 2016-3-3 22:51
关于VGA的学习
     由于想要做图像采集,通过VGA来在电脑屏幕上显示。所以今天写了关于VGA的代码。      1、关于VGA的硬件很简单,主要是5个信号端口:行同步信 ...
特权ilove314 2016-3-3 21:58
Xilinx FPGA入门连载54:FPGA 片内FIFO实例之chipscope在线调试
Xilinx FPGA 入门连载 54 : FPGA 片内 FIFO 实例之 chipscope 在线调试 特权同学,版权所有 配套例程和更多资料下载链接: ...
用户1696769 2016-3-2 10:37
我的过去三年——电子工程学起步
本文为微博网友的特约博文,作者GoodBoy(应作者要求进行了匿名),电子工程学学生,记述了自己的求学历程,为未来人生启航。 大学的时间太短,无法证 ...
关闭 站长推荐上一条 /3 下一条