FPGA/CPLD
首页 FPGA/CPLD
用户1826666 2016-3-29 09:30
浅谈FPGA学习之思想与状态机的碰撞(上)
      FPGA设计不是简单的语言描述,更应关心它的底层逻辑实现。状态机不仅仅是一种时序电路的设计方式,更是一种思维模式,能够让人理顺思路,攻克设计中 ...
西西在冰城 2016-3-28 13:14
【西西学FPGA】Lesson 9
2016年3月27日 杨亮 1 tx_rx 2 task 调用 3 波特率和比特率 4 $readmemh(“filename”, mem_name)在使用这个命令时,”filename”中的路径要用反斜 ...
西西在冰城 2016-3-28 13:11
【西西学FPGA】Lesson 8
1 keyboard 2 多位加法器 keyboard遇到的问题 1 col在循环扫描,因此当有按键按下的时候,row应该有三个tq的高电平,一个tq的低电平,因此要合理选择 ...
用户1826666 2016-3-23 21:57
浅谈FPGA学习之奇葩分频体验
前几天在一家做逻辑设计的公司里做了一道笔试题,有些心塞。用 Verilog HDL 描述三分频的实现。说实话,一开始我是拒绝的。我之前做过分频实验,几百毫秒的 ...
特权ilove314 2016-3-22 21:54
Xilinx FPGA入门连载62:基于SRAM批量读写的UART bulk测试
Xilinx FPGA 入门连载 62 :基于 SRAM 批量读写的 UART bulk 测试 特权同学,版权所有 配套例程和更多资料下载链接: http://pan ...
用户54562 2016-3-22 15:05
FPGA实现冒泡排序法(VHDL)
可能很多人会问,为什么用FPGA来实现冒泡排序?放CPU中用C语言只需短短几行代码即可实现的事情为啥用逻辑来实现,没办法我加入这个项目的时候系统方案已确定 ...
西西在冰城 2016-3-22 09:14
【西西学FPGA】Lesson 7
1 BCD_bin 2 Bin_BCD 作业:两位加法器 总结:在设定状态转换的时候,要考虑初始状态,要考虑默认输入,要考虑跳转状态 2 状态转换,数据输入的时 ...
小梅哥 2016-3-21 15:43
【博客大赛】小梅哥FPGA博文系列时隔半年,是时候该回归了
      各位EDNChina的网友,一晃,小梅哥已经大半年没来EDNChina发表博客了。回顾上一次发表博客,还是在15年6月20号。如今,已经16年了。这段日 ...
用户1826666 2016-3-21 10:06
浅谈FPGA学习之逻辑初体验
        校招未至,社招先行。网投了几家公司,基本都有回复,算是多一些机会吧。几天忙在笔试与面试中,说实话,社招公司对项目经历更看重,相应能力要 ...
特权ilove314 2016-3-20 22:20
Xilinx FPGA入门连载61:FPGA 片内ROM FIFO RAM联合实例之chipscope在线调试
Xilinx FPGA 入门连载 61 : FPGA 片内 ROM FIFO RAM 联合实例之 chipscope 在线调试 特权同学,版权所有 配套例程和更多资料下载 ...
用户429290 2016-3-18 10:56
评论:@sunyzz 博客中提到的“【博客大赛】以太网CRC校验硬件实现的技巧”
zemezhuan
用户429290 2016-3-18 10:53
评论:@sunyzz 博客中提到的“【转】CRC32详解”
crc32
特权ilove314 2016-3-17 22:12
Xilinx FPGA入门连载60:FPGA 片内ROM FIFO RAM联合实例之功能仿真
Xilinx FPGA 入门连载 60 : FPGA 片内 ROM FIFO RAM 联合实例之功能仿真 特权同学,版权所有 配套例程和更多资料下载链接: ht ...
西西在冰城 2016-3-17 13:31
【西西学FPGA】Lesson 6
Lesson 6 2016.3.12 罗鹏春、宾立武 1 键盘矩阵 2 矩阵键盘 移位显示 3 加法器 4 二进制转BCD码算法
西西在冰城 2016-3-17 13:30
【西西学FPGA】Lesson 5
Lesson 5 2016.3.12 罗鹏春 1 数码管驱动 2 两位数码管显示计数器 3 “I_LOVE_FPGA”数码管移位显示 4 消抖 【备注】实验重新做一遍,tb重新写一 ...
关闭 站长推荐上一条 /1 下一条