FPGA和CPLD-可编程逻辑器件-第70页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

特权ilove314 2016-3-3 21:58: Xilinx FPGA入门连载54：FPGA 片内FIFO实例之chipscope在线调试; Xilinx FPGA 入门连载 54 ： FPGA 片内 FIFO 实例之 chipscope 在线调试特权同学，版权所有配套例程和更多资料下载链接： ...; 1001 11 0 11

xilinx fpga入门

用户1696769 2016-3-2 10:37: 我的过去三年——电子工程学起步; 本文为微博网友的特约博文，作者GoodBoy（应作者要求进行了匿名），电子工程学学生，记述了自己的求学历程，为未来人生启航。大学的时间太短，无法证 ...; 2460 29 9 38

编程课电子工程学

特权ilove314 2016-3-1 22:04: Xilinx FPGA入门连载53：FPG**内FIFO实例之功能仿真; Xilinx FPGA 入门连载 53 ： FPGA 片内 FIFO 实例之功能仿真特权同学，版权所有配套例程和更多资料下载链接： http://pan.baid ...; 1027 6 0 6

fpga xilinx

用户1872084 2016-3-1 17:15: 谁用过ADV7403芯片，求FPGA配置代码！万分感谢！; 正在学习使用ADV7403视频处理芯片，有没有谁用过，指导一下我，O(∩_∩)O谢谢！; 465 4 0 4

fpga求助

特权ilove314 2016-2-29 15:22: Xilinx FPGA入门连载52：FPGA 片内FIFO实例之FIFO配置; Xilinx FPGA 入门连载 52 ： FPGA 片内 FIFO 实例之 FIFO 配置特权同学，版权所有配套例程和更多资料下载链接： ...; 1530 11 0 11

xilinx fpga入门

用户1802237 2016-2-28 23:53: 关于IIC的学习与调试; 这几天一直在学习关于IIC的时序，总结一下学习中遇到的问题。一、IIC的时序很简单，主要有：（1）起始信号S：是在SCL信号为高电平期间，信号SDA由1 ...; 1613 4 0 4

fpga

用户1857017 2016-2-27 11:35: FPGA牛人给FPGA初学者入门留下的几点心得体会; 我起初的 FPGA 学习历程，走了不少弯路，现在看来，如果采用自学的方式，这些弯路也是多数人会遇到的： 1. 买一本书，花大量的时间学习语法； 2. 到 ...; 831 7 0 7

明德扬心得体会

特权ilove314 2016-2-26 15:28: Xilinx FPGA入门连载51：FPGA 片内FIFO实例之功能概述; Xilinx FPGA 入门连载 51 ： FPGA 片内 FIFO 实例之功能概述特权同学，版权所有配套例程和更多资料下载链接： ...; 1110 11 0 11

xilinx fpga入门

用户1826666 2016-2-21 03:26: 夜寂寥、生活、随笔; 行走中的反思离上次写随笔有一年光阴了，写在冬天可能它给人的冷静更多些吧。感到欣慰的是今年陪伴外婆的时间比以往长许多，也会主动去关心 ...; 788 5 0 5

coyoo 2016-2-16 11:56: 【博客大赛】通过脚本直接生成JIC文件的方法; 大家知道Altera的FPGA可以通过EPCS这种Flash性质的配置芯片来进行配置，而EPCS芯片的烧写有两种方式，一种是直接通过AS口直接独立烧写POF文件 ...; 2819 24 0 24

博客大赛 jic sof cof pof

用户1816300 2016-2-15 08:46: 【博客大赛】FPGA学习经验总结之一：AXI4协议; AXI4协议总结 AXI（Advanced eXtensible Interface）是一种总线协议，该协议是ARM公司提出的AMBA（Advanced Microcontroller Bus Architecture）3.0 ...; 4995 18 3 21

博客大赛

用户1866214 2016-2-9 20:39: 咨询：ad9910ram模式控制 verilog; 您好，想用ad9910产生90-110MHz正弦波扫频，求采用ram模式的verilog代码，参考下，谢谢。; 1355 17 0 17

am verilog ram ad a

shenzhenghao1984_379129130 2016-2-7 01:03: AVR微控制器处理正交编码器信号只需不到1μs的时间; 高速读取正交编码器信号(比如1MHz，或1m/s，分辨率是1μm)通常需要专用硬件。本设计实例展示了一种简单的方案，它只使用了一个型号为ATtiny2313A的AVR微控制器就 ...; 2381 29 0 29

AVR微控制器中断处理

用户945798 2016-2-6 14:13: 第2讲 case语句及task任务块; 第二讲 case 语句及 task 任务块实验任务：（ 1 ）用 case 语句实现具有译码功能的模块（类似于 3-8 译码器）；（ 2 ） ...; 3471 33 0 33

case task 锁存器

用户945798 2016-2-6 14:12: 新的开始——第1讲复习verilog的基本语法及modelsim功能仿真; 时过一年多后，我又重新拾起了 FPGA 这个工具，重启 FPGA 学习之路。为什么我会突然又继续学习 FPGA 呢？因为我的学位论文里需要用到它，我想把那个项 ...; 1809 22 0 22

fpga，计数器，d触发器，异步复位

1 ... 66 67 68 697071 72 73 74 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条