FPGA和CPLD-可编程逻辑器件-第71页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户1472402 2016-1-20 22:08: 【博客大赛】Zynq构建SoC系统深度学习笔记-01-利用IP集成器构建嵌入式SoC系统(06); 【声明】纯属原创，未经允许，禁止转载。 3.5 将硬件集成设计方案转变成verilog封装形式到此为止，对于SoC的设计是存储在.bd ...; 1832 10 0 10

博客大赛 soc vivado zynq

用户1472402 2016-1-20 21:25: 【博客大赛】Zynq构建SoC系统深度学习笔记-01-利用IP集成器构建嵌入式SoC系统(05); 【声明】纯属原创，未经允许，禁止转载。 3.4 添加已有的GPIO外设2--手动进行外设与Zynq系统的链接再添加 ...; 1301 11 0 11

博客大赛 soc vivado zynq

用户1472402 2016-1-20 21:02: 【博客大赛】Zynq构建SoC系统深度学习笔记-01-利用IP集成器构建嵌入式SoC系统(04); 【声明】纯属原创，未经允许，禁止转载。【接前文】前文研究了如何配置Zynq子系统。最后在Zynq子系统 ...; 1436 8 0 8

博客大赛 soc vivado zynq

用户1472402 2016-1-20 20:46: 【博客大赛】Zynq构建SoC系统深度学习笔记-01-利用IP集成器构建嵌入式SoC系统(03); 【声明】纯属原创，未经允许，禁止转载。【接前文】【问题】：目前还没有研究有个叫做EMIO的东西是什么，UART0的默认管脚配置的就是EMIO。有空再 ...; 1305 9 0 9

博客大赛 soc vivado zynq

用户1472402 2016-1-20 20:26: 【博客大赛】Zynq构建SoC系统深度学习笔记-01_利用IP集成器构建嵌入式SoC系统(02); 【声明】纯属原创，未经允许，禁止转载。【接前文】前文提到通过界面可以定制修改Zynq子系统的配置，通过Import配置文件可以批量导入 ...; 1661 11 0 11

博客大赛 soc vivado

用户1472402 2016-1-20 20:00: 【博客大赛】Zynq构建SoC系统深度学习笔记-01_利用IP集成器构建嵌入式SoC系统(01); 【声明】纯属原创，未经允许，禁止转载。 0. 引言任何最初的入门学习都是以官方参考文档为基础的，所以我的第一个实验也是参考Xilinx公司的 ...; 2217 9 1 10

博客大赛 soc vivado

洋仔 2016-1-20 16:59: 原创矩阵系列之矩阵乘法; 上一篇说到一个基本的小知识点浮点到定点的转换，这一篇来说说矩阵乘法。矩阵乘法和下一篇要说的矩阵LU分解是矩阵求逆的重要组成部分，所以就算大家不 ...; 4415 17 0 17

matlab 矩阵乘法脉动阵列 lu分解

用户1472402 2016-1-20 10:09: 【博客大赛】Zynq构建SoC系统深度学习笔记-00-前言; 前言：本人是一位高校普通老师。近几年主要从事基于FPGA平台的软件无线电平台开发。主讲课程中和本博客相关的课程有《FPGA数字系统开发》和 ...; 1342 13 0 13

博客大赛 soc vivado

特权ilove314 2016-1-19 22:14: Xilinx FPGA入门连载47：FPGA 片内RAM实例之功能概述; Xilinx FPGA 入门连载 47 ： FPGA 片内 RAM 实例之功能概述特权同学，版权所有配套例程和更多资料下载链接： http://pan.baid ...; 1105 9 0 9

xilinx fpga入门

特权ilove314 2016-1-18 15:11: Xilinx FPGA入门连载46：FPG**内ROM实例之chipscope在线调试; Xilinx FPGA 入门连载 46 ： FPGA 片内 ROM 实例之 chipscope 在线调试特权同学，版权所有配套例程和更多资料下载链 ...; 1637 10 0 10

xilinx 博客大赛 fpga入门

用户1867588 2016-1-18 11:05: 简单VGA的FPGA实现（下）; 附一个VGA不同分辨率的时序标准的网页，个人觉得还是挺有用的。http://tinyvga.com/vga-timing 经过前面的介绍，我们知道了要实现VGA传输时序，有3个基本 ...; 1316 13 0 13

fpga vga

用户1865761 2016-1-17 12:57: 评论：@ZEDIS' HABITAT::Personal blog，Public inn 博客中提到的“fpga设计中的mif文件”; altera .mif文件配置; 955 27 0 27

用户1865761 2016-1-17 12:55: (多图) 基于FPGA的mif文件创建与使用; 　　 1 引言　　在一些需要特殊运算的应用电路中，只读存储器ROM是关键元件，设计人员通常利用ROM创建各种查找表，从而简化电路设计，提高电路的处理速度 ...; 1492 23 0 23

FPGA ROM mif文件

用户1865761 2016-1-16 10:47: FPGA四大设计要点解析; 本文叙述概括了FPGA应用设计中的要点，包括，时钟树、FSM、latch、逻辑仿真四个部分。 FPGA的用处比我们平时想象的用处更广泛，原因在于其中集成的模块种类更 ...; 1822 24 0 24

latch FPGA FSM 时钟树逻辑仿真

用户1835553 2016-1-13 16:27: 评论：@特权's Blog——永远忠于年轻时的梦想！博客中提到的“【博客大赛】Xilinx FPGA入门连载1：ISE14.6安装”; 收藏了; 587 4 0 4

1 ... 67 68 69 707172 73 74 75 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条