FPGA和CPLD-可编程逻辑器件-第73页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

特权ilove314 2016-1-24 20:50: Xilinx FPGA入门连载49：FPG**内RAM实例之功能仿真; Xilinx FPGA 入门连载 49 ： FPGA 片内 RAM 实例之功能仿真特权同学，版权所有配套例程和更多资料下载链接： http://pan.baidu.c ...; 1031 11 0 11

xilinx fpga入门

用户1720344 2016-1-23 19:56: 读《SoC设计方法与实现》简单笔记; 1、AMBA总线是ARM公司开发的片上总线标准。AMBA总线标准包括AHB（Advanced High-performace Bus）总线，ASB（Advanced System Bus）总线，APB（Advanced Peri ...; 1439 9 0 9

fpga

用户1472402 2016-1-23 19:22: 【博客大赛】Zynq构建SoC系统深度学习笔记-01-利用IP集成器构建嵌入式SoC系统(11); 【声明】纯属原创，未经允许，禁止转载。如果修改嵌入式程序后，想重新下载，首先需要断开当前的链接，操作如下：（1）点 ...; 1904 21 1 22

博客大赛 soc vivado zynq

用户1472402 2016-1-23 18:06: 【博客大赛】Zynq构建SoC系统深度学习笔记-01-利用IP集成器构建嵌入式SoC系统(10); 【声明】纯属原创，未经允许，禁止转载。 4.5 下板测试硬件和嵌入式软件都设计完毕，并且编译成功之后，就需要下板测试 ...; 1818 21 0 21

博客大赛 soc vivado zynq

用户1472402 2016-1-23 17:50: 【博客大赛】Zynq构建SoC系统深度学习笔记-01-利用IP集成器构建嵌入式SoC系统(09); 【声明】纯属原创，未经允许，禁止转载。【接前文】查找到函数的定义，相当复杂，以下是函数说明： ...; 1367 24 0 24

博客大赛 soc vivado zynq

用户1472402 2016-1-23 17:35: 【博客大赛】Zynq构建SoC系统深度学习笔记-01-利用IP集成器构建嵌入式SoC系统(08); 【声明】纯属原创，未经允许，禁止转载。 5.嵌入式软件设计嵌入式软件设计 5.1 将硬件信息导入到SDK嵌入式软件工程中 ...; 1426 16 0 16

博客大赛 soc vivado zynq

特权ilove314 2016-1-21 20:11: Xilinx FPGA入门连载48：FPGA 片内RAM实例之RAM配置; Xilinx FPGA 入门连载 48 ： FPGA 片内 RAM 实例之 RAM 配置特权同学，版权所有配套例程和更多资料下载链接： http://pan.bai ...; 1280 10 0 10

xilinx fpga入门

用户434778 2016-1-21 10:18: 基于FPGA的飞行模拟器通信接口设计; 在飞行模拟器的设计中，为了使数据能够快速有效地在飞行模拟器的各个模块之间进行高速传递，提出了一种使用FPGA作为CAN总线节点结构中的核心处理器的设计方法， ...; 1219 19 0 19

FPGA 通信接口飞行模拟器

用户434778 2016-1-21 10:13: (多图) 基于FPGA的PCI_Express接口卡设计; 提出了一种通过FPGA实现PCI-Express（简称PCIE）接口卡的方法，对LVDS信号以及PCIE接口技术进行了充分的研究，设计未采用FPGA自带的PCIE硬核，而是根据PCIE总线 ...; 1547 13 0 13

接口 FPGA LVDS PCI-Express

用户1472402 2016-1-20 22:29: 【博客大赛】Zynq构建SoC系统深度学习笔记-01-利用IP集成器构建嵌入式SoC系统(07); 【声明】纯属原创，未经允许，禁止转载。【接前文】前文介绍了通过I/O Planning界面配置的方式创建约束文件的方法。下面介绍 ...; 1606 15 0 15

博客大赛 soc vivado zynq

用户1472402 2016-1-20 22:08: 【博客大赛】Zynq构建SoC系统深度学习笔记-01-利用IP集成器构建嵌入式SoC系统(06); 【声明】纯属原创，未经允许，禁止转载。 3.5 将硬件集成设计方案转变成verilog封装形式到此为止，对于SoC的设计是存储在.bd ...; 1975 14 0 14

博客大赛 soc vivado zynq

用户1472402 2016-1-20 21:25: 【博客大赛】Zynq构建SoC系统深度学习笔记-01-利用IP集成器构建嵌入式SoC系统(05); 【声明】纯属原创，未经允许，禁止转载。 3.4 添加已有的GPIO外设2--手动进行外设与Zynq系统的链接再添加 ...; 1434 14 0 14

博客大赛 soc vivado zynq

用户1472402 2016-1-20 21:02: 【博客大赛】Zynq构建SoC系统深度学习笔记-01-利用IP集成器构建嵌入式SoC系统(04); 【声明】纯属原创，未经允许，禁止转载。【接前文】前文研究了如何配置Zynq子系统。最后在Zynq子系统 ...; 1813 11 0 11

博客大赛 soc vivado zynq

用户1472402 2016-1-20 20:46: 【博客大赛】Zynq构建SoC系统深度学习笔记-01-利用IP集成器构建嵌入式SoC系统(03); 【声明】纯属原创，未经允许，禁止转载。【接前文】【问题】：目前还没有研究有个叫做EMIO的东西是什么，UART0的默认管脚配置的就是EMIO。有空再 ...; 1470 11 0 11

博客大赛 soc vivado zynq

用户1472402 2016-1-20 20:26: 【博客大赛】Zynq构建SoC系统深度学习笔记-01_利用IP集成器构建嵌入式SoC系统(02); 【声明】纯属原创，未经允许，禁止转载。【接前文】前文提到通过界面可以定制修改Zynq子系统的配置，通过Import配置文件可以批量导入 ...; 1797 13 0 13

博客大赛 soc vivado

1 ... 69 70 71 727374 75 76 77 ... 500 / 500 页下一页

关闭站长推荐

上一条

/1

下一条