FPGA和CPLD-可编程逻辑器件-第76页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

洋仔 2015-11-28 11:51: FPGA设计思想及工程应用资料分享; 笔者收集的一些设计思想的资料，下面是链接。链接是笔者在另外一个论坛发的帖子，希望大家支持。 http://www.16rd.com/thread-29007-1-1.html ...; 1193 18 0 18

模块化设计流水线设计串并转换时序及同步设计

用户1861642 2015-11-27 13:58: 评论：@阿昏豆博客中提到的“FPGA研发之道(1)FPGA是个什么玩意？”; 讲的比较通俗易懂，说出了FPGA是用来干什么的，如何来开发它，怎么来做。; 730 4 0 4

特权ilove314 2015-11-26 21:59: Xilinx FPGA入门连载29：基于Chipscope的超声波测距调试之板级调试; Xilinx FPGA 入门连载 29 ：基于 Chipscope 的超声波测距调试之板级调试特权同学，版权所有配套例程和更多资料下载链接： http://p ...; 1811 7 0 7

fpga xilinx

用户1845900 2015-11-25 11:24: 【博客大赛】FPGA实现实时视频加权均值滤波; 本文设计的是一种加权均值滤波算法，窗口大小是5（列）*1（行），适用于灰度图像实时视频处理，可以有效淡化视频竖条纹。同时为了保持图像的细节，采用如下图 ...; 4150 23 29 30

fpga 博客大赛视频处理

特权ilove314 2015-11-24 20:33: Xilinx FPGA入门连载28：基于Chipscope的超声波测距调试之Chipscope配置; Xilinx FPGA 入门连载 28 ：基于 Chipscope 的超声波测距调试之 Chipscope 配置特权同学，版权所有配套例程和更多资料下载链接： ...; 1457 7 0 7

fpga xilinx

特权ilove314 2015-11-22 21:39: Xilinx FPGA入门连载27：基于Chipscope的超声波测距调试之功能简介; Xilinx FPGA 入门连载 27 ：基于 Chipscope 的超声波测距调试之功能简介特权同学，版权所有配套例程和更多资料下载链接： http://p ...; 2067 5 0 5

fpga xilinx

阿昏豆 2015-11-21 23:25: 把大象关冰箱的步骤 --- NAND FLASH控制器磨损管理算法芯片化硬实现; 把大象关冰箱的步骤 --- NAND FLASH 控制器磨损管理算法芯片化硬实现目前，存储领域包括eMMC，SATA SSD ,PCIe SSD等控制器是一个非常热门的 ...; 4884 13 7 15

flash nand 控制器芯片设计均衡磨损

用户208925 2015-11-20 17:32: (多图)易于工程实现的脉冲信号实时测频算法; 脉冲信号是现代雷达主要采用的信号形式，脉冲信号频率测量是雷达侦察中不可或缺的环节，对雷达对抗起着重要的作用。数字化处理是雷达对抗系统发展的趋势之一，常 ...; 1746 24 0 24

雷达信噪比工程测频

用户452411 2015-11-20 14:45: rgmii约束; Constraint RGMII Interface of Triple Speed Ethernet with the External PHY Delay Feature ...; 3368 8 0 8

rgmii约束

用户1650993 2015-11-20 14:44: 学习cordic算法所得（流水线结构、Verilog标准）; 最近学习cordic算法，并利用FPGA实现，在整个学习过程中，对cordic算法原理、FPGA中流水线设计、Verilog标准有了更加深刻的理解。首先，cordic算法的 ...; 662 2 0 2

用户452411 2015-11-20 09:50: Techniques to make clock switching glitch free时钟切换无毛刺的方法; 与被用于在今天的芯片越来越多频时钟，特别是在通信领域中，经常有必要在芯片运行的同时切换的时钟线的来源。这通常是通过在硬件中复用两个不同的频率的时钟 ...; 2665 23 0 23

clock to make techniques switching glitch free时钟切换无毛刺的方法

用户452411 2015-11-20 09:07: 多路时钟选择; 问题描述：程序中需要转换 50MHz 和16MHz 时钟，我直接用一个信号来控制两个时钟的切换，而这个信号是被 8MHz 时钟同步的。结果就悲剧了。解决方 ...; 1545 11 0 11

多路时钟选择

特权ilove314 2015-11-19 23:02: Xilinx FPGA入门连载26：数码管驱动实例; Xilinx FPGA 入门连载 26 ：数码管驱动实例特权同学，版权所有配套例程和更多资料下载链接： http://pan.baidu.com/s/1jGjAhEm ...; 1293 11 3 14

fpga xilinx

FPGADeveloper 2015-11-19 17:24: 评论：@emesjx's Blog 博客中提到的“高速LVDS接口信号完整性处理实例”; 学习看看; 1617 19 0 19

广州老伯 2015-11-18 21:40: FPGA学习笔记6——VGA显示图片; VGA显示图片在上一个笔记熟悉了VGA的时序后，显示了一个翡翠台彩条的图片，采用的思想是在vga_output模块上，根据x,y坐标的不同，把图片分成了三个800*200 ...; 5125 12 1 13

fpga 博客大赛

1 ... 72 73 74 757677 78 79 80 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条