FPGA和CPLD-可编程逻辑器件-第79页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

特权ilove314 2015-11-22 21:39: Xilinx FPGA入门连载27：基于Chipscope的超声波测距调试之功能简介; Xilinx FPGA 入门连载 27 ：基于 Chipscope 的超声波测距调试之功能简介特权同学，版权所有配套例程和更多资料下载链接： http://p ...; 2143 5 0 5

fpga xilinx

阿昏豆 2015-11-21 23:25: 把大象关冰箱的步骤 --- NAND FLASH控制器磨损管理算法芯片化硬实现; 把大象关冰箱的步骤 --- NAND FLASH 控制器磨损管理算法芯片化硬实现目前，存储领域包括eMMC，SATA SSD ,PCIe SSD等控制器是一个非常热门的 ...; 5039 14 7 15

flash nand 控制器芯片设计均衡磨损

用户208925 2015-11-20 17:32: (多图)易于工程实现的脉冲信号实时测频算法; 脉冲信号是现代雷达主要采用的信号形式，脉冲信号频率测量是雷达侦察中不可或缺的环节，对雷达对抗起着重要的作用。数字化处理是雷达对抗系统发展的趋势之一，常 ...; 1955 25 0 25

雷达信噪比工程测频

用户452411 2015-11-20 14:45: rgmii约束; Constraint RGMII Interface of Triple Speed Ethernet with the External PHY Delay Feature ...; 3582 8 0 8

rgmii约束

用户1650993 2015-11-20 14:44: 学习cordic算法所得（流水线结构、Verilog标准）; 最近学习cordic算法，并利用FPGA实现，在整个学习过程中，对cordic算法原理、FPGA中流水线设计、Verilog标准有了更加深刻的理解。首先，cordic算法的 ...; 765 2 0 2

用户452411 2015-11-20 09:50: Techniques to make clock switching glitch free时钟切换无毛刺的方法; 与被用于在今天的芯片越来越多频时钟，特别是在通信领域中，经常有必要在芯片运行的同时切换的时钟线的来源。这通常是通过在硬件中复用两个不同的频率的时钟 ...; 2796 25 0 25

clock to make techniques switching glitch free时钟切换无毛刺的方法

用户452411 2015-11-20 09:07: 多路时钟选择; 问题描述：程序中需要转换 50MHz 和16MHz 时钟，我直接用一个信号来控制两个时钟的切换，而这个信号是被 8MHz 时钟同步的。结果就悲剧了。解决方 ...; 1709 14 0 14

多路时钟选择

特权ilove314 2015-11-19 23:02: Xilinx FPGA入门连载26：数码管驱动实例; Xilinx FPGA 入门连载 26 ：数码管驱动实例特权同学，版权所有配套例程和更多资料下载链接： http://pan.baidu.com/s/1jGjAhEm ...; 1377 14 3 17

fpga xilinx

FPGADeveloper 2015-11-19 17:24: 评论：@emesjx's Blog 博客中提到的“高速LVDS接口信号完整性处理实例”; 学习看看; 1704 21 0 21

广州老伯 2015-11-18 21:40: FPGA学习笔记6——VGA显示图片; VGA显示图片在上一个笔记熟悉了VGA的时序后，显示了一个翡翠台彩条的图片，采用的思想是在vga_output模块上，根据x,y坐标的不同，把图片分成了三个800*200 ...; 5234 14 1 15

fpga 博客大赛

用户1778378 2015-11-18 17:47: ？？？阿发; ？？？; 534 0 0 0

对对对

用户1778378 2015-11-18 17:44: altlvds仿真; 仿真环境 QUARTUS13.1 仿真ip：altlvds_rx。为了接收LVDS信号，FPGA可以使用自己的IP核，当然也可以直接用LVDS接收芯片。但是，往往为了节约成本， ...; 1099 2 0 2

fpga altlvds

用户1861865 2015-11-18 16:45: FPGA实现的数字密码锁; 本文介绍了一种以FPGA 为基础的数字密码锁。采用自顶向下的数字系统设计方法, 将数字密码锁系统分解为若干子系统, 并且进一步细划为若干模块, 然后用硬件描述语 ...; 1035 2 0 2

VHDL 液晶显示驱动

满不在乎 2015-11-18 11:48: 【博客大赛】FPGA与CPLD的区别; FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路( ...; 4288 16 2 18

fpga cpld 设计编程博客大赛 a

特权ilove314 2015-11-17 22:46: Xilinx FPGA入门连载25：PLL实例之模块化设计; Xilinx FPGA 入门连载 25 ： PLL 实例之模块化设计特权同学，版权所有配套例程和更多资料下载链接： http://pan.baidu.com/s/1jGjA ...; 1598 9 0 9

fpga xilinx

1 ... 75 76 77 787980 81 82 83 ... 500 / 500 页下一页

关闭站长推荐

上一条

/1

下一条