-
用户1855509 2015-10-14 16:22
- 异步FIFO的设计与总结
- # ** 异步FIFO的设计与总结 ** 关于处理跨时钟域的方法有几种，少量数据时用边沿检测电路，脉冲检测电路，电平检测电路，两级触发器，数据较多 ...
-
-
洋仔 2015-10-14 10:44
- BCD码与二进制互转（含Verilog代码）（二）
- 在知道如何将之后（见 BCD码与二进制互转（含Verilog代码）（一） ）， BCD码转二进制 就简单多了， 二进制转BCD 的反运算不就可以得到了嘛（从下到上 ...
-
- 原创 BCD与二进制相互转换（含Verilog代码）（一）
- BCD码转二进制： 所谓BCD码，就是用四位的二进制表示十进制，什么意思呢，举例说明。 ...
-
特权ilove314 2015-10-14 07:49
- 【博客大赛】Xilinx FPGA入门连载12：PWM蜂鸣器驱动之引脚分配
- Xilinx FPGA 入门连载 12 ： PWM 蜂鸣器驱动之引脚分配 特权同学，版权所有 配套例程和更多资料下载链接： http://pan.baidu.com/s/1 ...
-
- 基于FPGA的图像采集之三 SDRAM控制器 （一）
- 一.关于SDRAM 1.SDRAM Synchronous Dynamic Random Access Memory，同步动态随机存储器。同步是指它的工作（包括指令或数据的传输）需要同步时钟 ...
-
- Altera FPGA基本结构
- 对于FPGA的学习者而言，怎样学习FPGA是大家争论不断的。有的认为要先学习语言，也就是HDL硬件描述语言；也有的说要先学习数电、模电，没有这些知识，就算学 ...
-
用户413727 2015-10-11 11:47
- FPGA输入信号整形处理
- FPGA输入信号整形 在FPGA的输入信号里经常会有各种毛刺信号，那么一种比较简单的处理方法是进行整形处理，它的思想是： 1、输入信号进行三个时钟周期 ...
-
fpga
-
sunyzz 2015-10-11 11:14
- 【博客大赛】基于DE2-115平台的Giga-Ethernet的设计与实现2
- 4 、设计架构 1 、千兆以太网 MAC 层硬件结构 千兆以太网 MAC 硬件结构大致分为 5 个模块， Avalon Interface 模块主要用于寄 ...
-
- 【博客大赛】基于DE2-115平台的Giga-Ethernet的设计与实现
- 1 、设计介绍 在计算机网络的发展过程中，以太网技术凭借易于组网、性能高等优点而淘汰了诸如令牌环等技术而成为众多网络技术中最具影响力的一种 ...
-
- 评论：@sunyzz 博客中提到的“【博客大赛】高速uart设计及验证之关键点分析-附参考代码”
- 学习了
-
-
- 评论：@sunyzz 博客中提到的“【转】ASIC设计流程”
- 了解芯片设计很不错
-
-
用户1846087 2015-10-9 08:45
- 评论：@小倚危楼听春雨 博客中提到的“我的Verilog 代码风格-供参考”
- 非常有用
-
-
- 评论：@小倚危楼听春雨 博客中提到的“Verilog三段式状态机描述”
- 正在学习状态机
-
-
- 【博客大赛】Xilinx FPGA入门连载11：PWM蜂鸣器驱动之功能概述
- Xilinx FPGA 入门连载 0 ： 特权同学，版权所有 配套例程和更多资料下载链接： http://pan.baidu.com/s/1jGjAhEm 1 ...
-
用户1835172 2015-10-8 09:20
- verilog中浮点数的表示以及浮点数除法IP核的使用
- Verilog 中的浮点数的表示以及浮点数除法 IP 核的用法 初学 FPGA ，最近用到除法，刚开始想要自己写一段除法 ...
关闭
站长推荐
/3 
/3
