FPGA和CPLD-可编程逻辑器件-第80页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户452411 2015-11-20 09:50: Techniques to make clock switching glitch free时钟切换无毛刺的方法; 与被用于在今天的芯片越来越多频时钟，特别是在通信领域中，经常有必要在芯片运行的同时切换的时钟线的来源。这通常是通过在硬件中复用两个不同的频率的时钟 ...; 2823 25 0 25

clock to make techniques switching glitch free时钟切换无毛刺的方法

用户452411 2015-11-20 09:07: 多路时钟选择; 问题描述：程序中需要转换 50MHz 和16MHz 时钟，我直接用一个信号来控制两个时钟的切换，而这个信号是被 8MHz 时钟同步的。结果就悲剧了。解决方 ...; 1756 14 0 14

多路时钟选择

特权ilove314 2015-11-19 23:02: Xilinx FPGA入门连载26：数码管驱动实例; Xilinx FPGA 入门连载 26 ：数码管驱动实例特权同学，版权所有配套例程和更多资料下载链接： http://pan.baidu.com/s/1jGjAhEm ...; 1399 14 3 17

fpga xilinx

FPGADeveloper 2015-11-19 17:24: 评论：@emesjx's Blog 博客中提到的“高速LVDS接口信号完整性处理实例”; 学习看看; 1722 21 0 21

广州老伯 2015-11-18 21:40: FPGA学习笔记6——VGA显示图片; VGA显示图片在上一个笔记熟悉了VGA的时序后，显示了一个翡翠台彩条的图片，采用的思想是在vga_output模块上，根据x,y坐标的不同，把图片分成了三个800*200 ...; 5252 14 1 15

fpga 博客大赛

用户1778378 2015-11-18 17:47: ？？？阿发; ？？？; 544 0 0 0

对对对

用户1778378 2015-11-18 17:44: altlvds仿真; 仿真环境 QUARTUS13.1 仿真ip：altlvds_rx。为了接收LVDS信号，FPGA可以使用自己的IP核，当然也可以直接用LVDS接收芯片。但是，往往为了节约成本， ...; 1111 2 0 2

fpga altlvds

用户1861865 2015-11-18 16:45: FPGA实现的数字密码锁; 本文介绍了一种以FPGA 为基础的数字密码锁。采用自顶向下的数字系统设计方法, 将数字密码锁系统分解为若干子系统, 并且进一步细划为若干模块, 然后用硬件描述语 ...; 1056 2 0 2

VHDL 液晶显示驱动

满不在乎 2015-11-18 11:48: 【博客大赛】FPGA与CPLD的区别; FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路( ...; 4300 16 2 18

fpga cpld 设计编程博客大赛 a

特权ilove314 2015-11-17 22:46: Xilinx FPGA入门连载25：PLL实例之模块化设计; Xilinx FPGA 入门连载 25 ： PLL 实例之模块化设计特权同学，版权所有配套例程和更多资料下载链接： http://pan.baidu.com/s/1jGjA ...; 1624 9 0 9

fpga xilinx

特权ilove314 2015-11-16 22:30: Xilinx FPGA入门连载24：PLL实例之基本配置; Xilinx FPGA 入门连载 24 ： PLL 实例之基本配置特权同学，版权所有配套例程和更多资料下载链接： http://pan.baidu.com/s/1jGjAhE ...; 2252 14 0 14

fpga xilinx

用户1827022 2015-11-15 12:35: FPGA复位电路设计分析--读bingo书有感; 从开始学FPGA一直想写博客，记录自己的FPGA学习过程，二是对学的知识进行巩固，后来才发现并不是那么容易的事情，学过一段时间有一定领悟之后敢去写， ...; 698 7 0 7

复位电路的设计

洋仔 2015-11-15 09:21: 千兆以太网; 一.什么是以太网以太网是当今居于主导地位的局域网技术。它不是一种具体的网络，而是一种技术规范。以太网是建立在CSMA/CD（带冲突检测的载波侦听 ...; 1808 23 0 23

crc phy 千兆以太网回环测试

用户450531 2015-11-13 22:54: [整理]FPGA编码规范; 规范编码，越早越好—— 开始FPGA学习的准备—— FPGA 编码规范，下面内容来自网络资料 1. 遵循代码编写规 ...; 1180 21 0 21

fpga

阿昏豆 2015-11-9 22:25: 平行宇宙的追逐--异步FIFO控制器的设计; 平行宇宙的追逐--异步FIFO控制器的设计。在逻辑设计中，通常会用到异步FIFO，异步FIFO控制器是经典的异步信号传输的范例，通过FIFO控制器 ...; 2804 14 1 15

ip设计异步fifo控制器

1 ... 76 77 78 798081 82 83 84 ... 500 / 500 页下一页

关闭站长推荐

上一条

/4

下一条