FPGA和CPLD-可编程逻辑器件-第75页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户446166 2015-12-8 19:47: CycloneIV的上电之AS配置; 最早看到相关的知识是在coyoo的博客上看见的控制FPGA上电、配置以及初始化时 http://bbs.ednchina.com/BLOG_ARTICLE_276249.HTM ， ...; 2509 24 0 24

用户1861642 2015-12-8 18:58: 评论：@专注的力量博客中提到的“fpga学习日记17，第一个综合项目数字时钟”; 有用; 685 8 0 8

用户1861642 2015-12-8 17:51: 评论：@雷的博客博客中提到的“(多图) 出租车计价器的FPGA设计”; 对实训有帮助; 1020 10 0 10

bitao1983_395643617 2015-12-8 11:24: (多图)宽带数字下变频器的FPGA实现; 随着软件无线电理论的日趋成熟，软件无线电技术越来越多地应用到军用或民用通信系统中。其中，数字下变频技术(DDC)是软件无线电中的核心技术之一。数字下变频工 ...; 2328 28 0 28

FPGA 数字下变频(DDC) 带通采样定理多相滤波

特权ilove314 2015-12-6 19:46: Xilinx FPGA入门连载35：超声波测距终极结果显示之乘法器IP解析; Xilinx FPGA 入门连载 35 ：超声波测距终极结果显示之乘法器 IP 解析特权同学，版权所有配套例程和更多资料下载链接： http://pan. ...; 1834 10 0 10

fpga xilinx

用户1856144 2015-12-5 11:16: 脉冲边沿检测（verilog）; 1,源代码 module edge_jiance(clk , ps2_clk, pos_ps2_clk,, neg_ps2_clk, rst_n ); input clk, ps2_clk, rst_n; output pos_ps2_clk, ...; 805 2 0 2

verilog

特权ilove314 2015-12-4 07:37: Xilinx FPGA入门连载32：超声波测距终极结果显示之设计说明; Xilinx FPGA 入门连载 32 ：超声波测距终极结果显示之设计说明特权同学，版权所有配套例程和更多资料下载链接： http://pan.baidu.co ...; 1320 8 0 8

fpga xilinx

用户1826710 2015-12-1 21:39: Modelsim6.7编译xilinx库遇到的问题及解决; 第一次写FPGA方面的博客，有什么理解错误或不对的地方还望谅解与指正。 ISE版本13.4，Modelsim 版本SE 6.7. 因项目用到AURORA模块，想先做个 ...; 2656 6 0 6

xilinx modelsim

特权ilove314 2015-12-1 20:33: Xilinx FPGA入门连载31：超声波测距回响脉宽计数之均值滤波处理; Xilinx FPGA 入门连载 31 ：超声波测距回响脉宽计数之均值滤波处理特权同学，版权所有配套例程和更多资料下载链接： http://pan.baid ...; 1437 9 0 9

fpga xilinx

用户1831126 2015-11-30 22:12: Modelsim脚本语言之Run.do的心得; Modelsim脚本语言之Run.do的心得 Run.do是用在modelsim中自动编译仿真，并可以添加波形观察，只需键入“do run.do”即可。执行run.do 脚 ...; 1726 11 0 11

fpga modelsim 博客大赛脚本语言

用户1831126 2015-11-30 21:50: 按键控制led的亮灭; 按键控制 led 设计要求：通过8个按键分别控制一个led的亮灭。该实验有两个模块：按键缓存模块和由按键值控制led模块按键缓存模块： ...; 1611 12 0 12

fpga 博客大赛

用户1856144 2015-11-30 21:10: FPGA控制DM9000A进行以太网数据收发的Verilog实现（2）; 初始化模块 DM9000A正常工作需要在上电后对内部寄存器进行初始化，该过程通过FPGA对DM9000A外部控制总线和数据总线的读写操作完成。具体流程如下所 ...; 1820 4 1 5

fpga

用户1856144 2015-11-30 21:06: FPGA控制DM9000A进行以太网数据收发的Verilog实现; 本文为实现高速数据的实时远程传输处理,提出了采用FPGA直接控制DM9000A进行以太网数据收发的设计思路，实现了一种低成本、低功耗和高速率的网络传输功能，最 ...; 959 1 1 2

fpga

用户1831126 2015-11-30 17:57: led的简单设计; 流水灯的简单设计设计要求：低位点亮一个led，下一个周期，点亮两个led，逐次增加led的个数，全部点亮后的下一个周期，又点亮一个led 该实验需要两 ...; 1965 14 0 14

fpga led 博客大赛

特权ilove314 2015-11-29 20:46: Xilinx FPGA入门连载30：超声波测距回响脉宽计数之数码管显示; Xilinx FPGA 入门连载 30 ：超声波测距回响脉宽计数之数码管显示特权同学，版权所有配套例程和更多资料下载链接： http://pan.baidu. ...; 1092 7 0 7

fpga xilinx

1 ... 71 72 73 747576 77 78 79 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条