FPGA和CPLD-可编程逻辑器件-第74页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

特权ilove314 2016-1-21 20:11: Xilinx FPGA入门连载48：FPGA 片内RAM实例之RAM配置; Xilinx FPGA 入门连载 48 ： FPGA 片内 RAM 实例之 RAM 配置特权同学，版权所有配套例程和更多资料下载链接： http://pan.bai ...; 1298 10 0 10

xilinx fpga入门

用户434778 2016-1-21 10:18: 基于FPGA的飞行模拟器通信接口设计; 在飞行模拟器的设计中，为了使数据能够快速有效地在飞行模拟器的各个模块之间进行高速传递，提出了一种使用FPGA作为CAN总线节点结构中的核心处理器的设计方法， ...; 1233 19 0 19

FPGA 通信接口飞行模拟器

用户434778 2016-1-21 10:13: (多图) 基于FPGA的PCI_Express接口卡设计; 提出了一种通过FPGA实现PCI-Express（简称PCIE）接口卡的方法，对LVDS信号以及PCIE接口技术进行了充分的研究，设计未采用FPGA自带的PCIE硬核，而是根据PCIE总线 ...; 1562 13 0 13

接口 FPGA LVDS PCI-Express

用户1472402 2016-1-20 22:29: 【博客大赛】Zynq构建SoC系统深度学习笔记-01-利用IP集成器构建嵌入式SoC系统(07); 【声明】纯属原创，未经允许，禁止转载。【接前文】前文介绍了通过I/O Planning界面配置的方式创建约束文件的方法。下面介绍 ...; 1633 15 0 15

博客大赛 soc vivado zynq

用户1472402 2016-1-20 22:08: 【博客大赛】Zynq构建SoC系统深度学习笔记-01-利用IP集成器构建嵌入式SoC系统(06); 【声明】纯属原创，未经允许，禁止转载。 3.5 将硬件集成设计方案转变成verilog封装形式到此为止，对于SoC的设计是存储在.bd ...; 2016 14 0 14

博客大赛 soc vivado zynq

用户1472402 2016-1-20 21:25: 【博客大赛】Zynq构建SoC系统深度学习笔记-01-利用IP集成器构建嵌入式SoC系统(05); 【声明】纯属原创，未经允许，禁止转载。 3.4 添加已有的GPIO外设2--手动进行外设与Zynq系统的链接再添加 ...; 1448 14 0 14

博客大赛 soc vivado zynq

用户1472402 2016-1-20 21:02: 【博客大赛】Zynq构建SoC系统深度学习笔记-01-利用IP集成器构建嵌入式SoC系统(04); 【声明】纯属原创，未经允许，禁止转载。【接前文】前文研究了如何配置Zynq子系统。最后在Zynq子系统 ...; 1881 11 0 11

博客大赛 soc vivado zynq

用户1472402 2016-1-20 20:46: 【博客大赛】Zynq构建SoC系统深度学习笔记-01-利用IP集成器构建嵌入式SoC系统(03); 【声明】纯属原创，未经允许，禁止转载。【接前文】【问题】：目前还没有研究有个叫做EMIO的东西是什么，UART0的默认管脚配置的就是EMIO。有空再 ...; 1502 11 0 11

博客大赛 soc vivado zynq

用户1472402 2016-1-20 20:26: 【博客大赛】Zynq构建SoC系统深度学习笔记-01_利用IP集成器构建嵌入式SoC系统(02); 【声明】纯属原创，未经允许，禁止转载。【接前文】前文提到通过界面可以定制修改Zynq子系统的配置，通过Import配置文件可以批量导入 ...; 1817 13 0 13

博客大赛 soc vivado

用户1472402 2016-1-20 20:00: 【博客大赛】Zynq构建SoC系统深度学习笔记-01_利用IP集成器构建嵌入式SoC系统(01); 【声明】纯属原创，未经允许，禁止转载。 0. 引言任何最初的入门学习都是以官方参考文档为基础的，所以我的第一个实验也是参考Xilinx公司的 ...; 2486 12 1 13

博客大赛 soc vivado

洋仔 2016-1-20 16:59: 原创矩阵系列之矩阵乘法; 上一篇说到一个基本的小知识点浮点到定点的转换，这一篇来说说矩阵乘法。矩阵乘法和下一篇要说的矩阵LU分解是矩阵求逆的重要组成部分，所以就算大家不 ...; 4665 18 0 18

matlab 矩阵乘法脉动阵列 lu分解

用户1472402 2016-1-20 10:09: 【博客大赛】Zynq构建SoC系统深度学习笔记-00-前言; 前言：本人是一位高校普通老师。近几年主要从事基于FPGA平台的软件无线电平台开发。主讲课程中和本博客相关的课程有《FPGA数字系统开发》和 ...; 1533 15 0 15

博客大赛 soc vivado

特权ilove314 2016-1-19 22:14: Xilinx FPGA入门连载47：FPGA 片内RAM实例之功能概述; Xilinx FPGA 入门连载 47 ： FPGA 片内 RAM 实例之功能概述特权同学，版权所有配套例程和更多资料下载链接： http://pan.baid ...; 1182 12 0 12

xilinx fpga入门

特权ilove314 2016-1-18 15:11: Xilinx FPGA入门连载46：FPG**内ROM实例之chipscope在线调试; Xilinx FPGA 入门连载 46 ： FPGA 片内 ROM 实例之 chipscope 在线调试特权同学，版权所有配套例程和更多资料下载链 ...; 1760 11 0 11

xilinx 博客大赛 fpga入门

用户1867588 2016-1-18 11:05: 简单VGA的FPGA实现（下）; 附一个VGA不同分辨率的时序标准的网页，个人觉得还是挺有用的。http://tinyvga.com/vga-timing 经过前面的介绍，我们知道了要实现VGA传输时序，有3个基本 ...; 1543 16 0 16

fpga vga

1 ... 70 71 72 737475 76 77 78 ... 500 / 500 页下一页

关闭站长推荐

上一条

/4

下一条