FPGA和CPLD-可编程逻辑器件-第68页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户376150 2016-4-1 14:03: 回顾modelsim的使用; 1. 首先，在新建工程里创建2个*.v文件，一个是被仿真代码，一个是测试代码。 2. 右键点击这2个文件的其中之一，选择“compile all” 3. 编译无误后， ...; 1106 30 0 30

fpga

西西在冰城 2016-4-1 13:14: 【西西学FPGA】Lesson 9 （下）（4月1号更新）; 愚人节也是哥哥走的时候，所以这个节我不过。因为EDN有字数限制，所以verilog不能在这里放出来，如果之后还是这样，我又嫌弃麻烦的时候，我可能就不在ED ...; 990 18 1 19

fpga uart

用户1778167 2016-3-30 20:56: 上升沿和下降沿触发小论; 这是刚开始学习FPGA时候，积累的一点资料。具体如下，其实作者强调了在用FPGA做设计的时候，要注意同步设计，盲目的使用信号做时钟，在时序分析上 ...; 1810 17 5 22

clock 时钟 in if c

dreamfly123123 2016-3-30 15:02: Block RAM 和Distributed RAM; ============================================== FPGA block RAM和distributed RAM区别区别之1 bram 的输出需要时钟，dram在给出地址后既可输出数据。区 ...; 1462 11 0 11

fpga

西西在冰城 2016-3-30 11:06: 【CAN总线】CAN_控制器; 在某博客看到的，觉得有用的话语记录以及个人总结。 1 can总线的初始化主要包括模式寄存器的设置，中断方式的设置，波特率的设置，还有错误警 ...; 1224 11 0 11

can 控制器

特权ilove314 2016-3-29 22:07: Xilinx FPGA入门连载63：基于数码管显示的RTC读取之RTC芯片解析; Xilinx FPGA 入门连载 63 ：基于数码管显示的 RTC 读取之 RTC 芯片解析特权同学，版权所有配套例程和更多资料下载链接： http: ...; 2539 12 0 12

xilinx fpga入门

坤豆豆 2016-3-29 17:22: 2015最受欢迎技术文章排行榜：FPGA TOP 11; 本周相继推出的《2015最受欢迎技术文章排行榜：电源管理TOP 18》以及《2015最受欢迎技术文章排行榜：PCB设计 TOP 15》获得了读者的一致好评，今天EDN Ch ...; 1607 17 0 2

电源 FPGA 半导体器件

用户1826666 2016-3-29 09:30: 浅谈FPGA学习之思想与状态机的碰撞（上）; FPGA设计不是简单的语言描述，更应关心它的底层逻辑实现。状态机不仅仅是一种时序电路的设计方式，更是一种思维模式，能够让人理顺思路，攻克设计中 ...; 1162 6 1 7

fpga

西西在冰城 2016-3-28 13:14: 【西西学FPGA】Lesson 9; 2016年3月27日杨亮 1 tx_rx 2 task 调用 3 波特率和比特率 4 $readmemh(“filename”, mem_name)在使用这个命令时，”filename”中的路径要用反斜 ...; 866 13 0 13

fpga uart

西西在冰城 2016-3-28 13:11: 【西西学FPGA】Lesson 8; 1 keyboard 2 多位加法器 keyboard遇到的问题 1 col在循环扫描，因此当有按键按下的时候，row应该有三个tq的高电平，一个tq的低电平，因此要合理选择 ...; 930 22 0 22

矩阵键盘

用户1826666 2016-3-23 21:57: 浅谈FPGA学习之奇葩分频体验; 前几天在一家做逻辑设计的公司里做了一道笔试题，有些心塞。用 Verilog HDL 描述三分频的实现。说实话，一开始我是拒绝的。我之前做过分频实验，几百毫秒的 ...; 1265 3 2 5

fpga

特权ilove314 2016-3-22 21:54: Xilinx FPGA入门连载62：基于SRAM批量读写的UART bulk测试; Xilinx FPGA 入门连载 62 ：基于 SRAM 批量读写的 UART bulk 测试特权同学，版权所有配套例程和更多资料下载链接： http://pan ...; 1834 11 2 9

xilinx fpga入门

用户54562 2016-3-22 15:05: FPGA实现冒泡排序法（VHDL）; 可能很多人会问，为什么用FPGA来实现冒泡排序？放CPU中用C语言只需短短几行代码即可实现的事情为啥用逻辑来实现，没办法我加入这个项目的时候系统方案已确定 ...; 5151 14 1 15

fpga vhdl 冒泡排序

西西在冰城 2016-3-22 09:14: 【西西学FPGA】Lesson 7; 1 BCD_bin 2 Bin_BCD 作业：两位加法器总结：在设定状态转换的时候，要考虑初始状态，要考虑默认输入，要考虑跳转状态 2 状态转换，数据输入的时 ...; 834 13 0 13

fpga

小梅哥 2016-3-21 15:43: 【博客大赛】小梅哥FPGA博文系列时隔半年，是时候该回归了; 各位EDNChina的网友，一晃，小梅哥已经大半年没来EDNChina发表博客了。回顾上一次发表博客，还是在15年6月20号。如今，已经16年了。这段日 ...; 3304 21 35 39

fpga fpga开发板博客大赛小梅哥芯航线 fpga视频教程

1 ... 64 65 66 676869 70 71 72 ... 500 / 500 页下一页

关闭站长推荐

上一条

/4

下一条