FPGA和CPLD-可编程逻辑器件-第63页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户1867798 2016-5-23 20:30: 关于Testbench的使用和Quartus中的模板; 在这里主要总结一下关于我对Testbench的应用和Quartus软件中自带的模板使用 1.Testbench 关于testbench,其实就是一种验证的手段 ...; 2464 34 0 34

testbench 模板

用户1845900 2016-5-20 13:28: 【来点不一样的】Microsemi（原Actel）最新FPGA和开发板介绍; 最近接触到了一款Microsemi（原Actel）的代理商艾懋电子开发的SmartFusion2 Starter Kit开发板，逐渐了解了Microsemi（原Actel）FPGA的一些情况。 Mi ...; 6270 18 26 26

fpga 开发板博客大赛

用户1867798 2016-5-19 15:28: 我与FPGA求交集之简易秒表计数实现; 关于时钟计数器模块, 实现功能时钟计数: 毫秒,秒,分钟.....计数满清零使用BCD计数,进位加一按键控制(消抖模块 ...; 3355 26 4 4

按键消抖数码管时钟计数秒表

西西在冰城 2016-5-17 11:59: 【西西学FPGA】Lesson19; 同Lesson18; 1040 16 0 16

fpga

西西在冰城 2016-5-13 14:28: 【西西学FPGA】 Lesson 18; 2016年5月8日罗鹏春 Lesson18 内容提要： 1 Flash Memory 2 .sof文件和烧写到Flash的操作的区别 3 flash文件的擦除 4 spi的指令时序 ...; 1132 17 0 17

spi fpag

用户1867798 2016-5-12 20:11: 我与FPGA求交集之状态机中各种"码"的选择使用; 了解一下状态机中"状态"的各种编码,我们都知道每一个状态需要一个二进制表示,但是状态之间的关系如何,到底该选用"原码""Gray码""独热码"还是 ...; 1808 33 0 33

状态机格雷码独热码原码

用户1867798 2016-5-7 21:53: 【软件技巧】Quartus中使用notepad++的关联设置; 我们应该都遇到过这种情况"同一个工程由于在不同版本上的Quartus自带的文本编辑器打开时会遇到中文注释注释乱码现象",有时候自带的编辑器不 ...; 4649 34 0 34

notepad++

用户3402953 2016-5-5 22:07: 评论：@做一名简单的硬件工程师！博客中提到的“【博客大赛】UltraEdit使用之函数列表显示”; 用着notepad++ 有点麻烦; 713 9 0 9

西西在冰城 2016-5-5 13:20: 【西西学FPGA】Lesson17; 16.4.24 parameter 和 define的区别【参考网络】 1、语法声明： parameter xx = yy; `define XX YY 使用： xx `XX 2、作用域 param ...; 1189 16 0 16

fpga

西西在冰城 2016-5-5 13:18: 【西西学FPGA】Lesson16 Altium Designer; Altium Designer 流程 1 画器件符号 2 器件封装（制作库） 3 画原理图 4 PCB schematic library 器件库 pcb library 封装库 1 mil 0.025 ...; 1377 21 0 21

fpga designer altium

用户1867798 2016-4-30 10:31: 2.深入理解fpga应用设计之验证if_else的不同使用方式; 验证: if_else不同使用方式,出来避免不受欢迎的意外产生的锁存器,同时还可以有效的利用逻辑资源, 修改:关于case,default...... 例 ...; 4097 28 0 28

case if_else default

Hoki 2016-4-29 13:34: 【博客大赛】UltraEdit使用之函数列表显示; 笔者主要用 UltraEdit 写Verilog HDL代码，尝试过 Vim ，用的比较生疏没坚持下来；尝试过 Notepad+ ， Sublime Text 3 ，都感觉一般，其实主要原因还是用UE ...; 2979 20 1 21

博客大赛 ultraedit

用户1867798 2016-4-28 17:23: 24.我与FPGA的恋爱之状态机爱上时序图; 状态机和时序图第一部分：状态机关于状态机笔记,详情查看博主的 http://bbs.ednchina.com/BLOG_ARTICLE_303 ...; 3141 28 1 29

状态机时序图

用户1867798 2016-4-24 20:51: 23.我与FPGA的恋爱之VGA显示; VGA(Video Graphics Array, 视频图形阵列 ) ，是 IBM 于 1987 年提出的一个使用类比讯号的电脑显示标准。 VGA 是最多制造商所共同支持的一个 ...; 1344 24 0 24

vga

用户3669360 2016-4-24 18:56: Quartus II增量编译; 最近在做FPGA项目，之前在学习使用signaltap时了解到增量编译，了解到增量编译的各种好处，后来就想尝试一下。常用的增量编译手段有两种，一种是设计逻辑分区（d ...; 894 2 0 2

quartusii增量编译逻辑分区与物理分区

1 ... 59 60 61 626364 65 66 67 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条