FPGA/CPLD
首页 FPGA/CPLD
sunyzz 2017-6-7 21:59
【博客大赛】跨时钟域处理注意事项
4、处理跨时钟域时要注意哪些问题 4.1)同步器前不能有组合逻辑电路 如上图,在前一个时钟域的dff输出和后一个时钟域输入之间不能有组合逻辑,原因是 ...
sunyzz 2017-6-6 22:08
【博客大赛】IC芯片设计时钟序言
一:时钟篇 前言: 如果把SOC看成人的身体,那么时钟就是身体里的血液,没有血液身体不能获得能量,不能正常的生活,工作,学习;没有时钟,一颗SOC芯片不 ...
sunyzz 2017-6-6 22:08
【博客大赛】芯片长三角,优优东南芯
近年来,随着国家对集成电路行业,信息行业的不断重视和投入,产生出一批批优秀的芯片设计公司,例如,华为的海思,紫光的展讯等。这些优秀公司 ...
sunyzz 2017-6-6 22:07
【博客大赛】IC芯片设计跨时钟域
芯片设计中最重要的就是时钟处理,如何处理好时钟的关系成为一款芯片成功的关键。通常来讲将时钟分为同步时钟和异步时钟两大类。 同步时钟:时钟之间有固定 ...
sunyzz 2017-6-6 22:06
【博客大赛】IC芯片设计经验分享1
序言: 从事芯片(或者ASIC或者FPGA)相关的学习和开发已经2-3年了,如果算上本科和研究生的学习阶段,这个数字已经多到两只手数不过来。现在回过头来想想还 ...
sunyzz 2017-6-6 22:05
【博客大赛】谁怕谁啊,我也是有年终奖的人
谁怕谁啊,我也是有年终奖的人 你们多土豪,我只有一个土 晃眼又是一年的时光走过,悄悄的又到了年尾,还记得年初的那个计划吗,你完成了多少?是不是除 ...
sunyzz 2017-6-6 22:05
【博客大赛】IC芯片设计经验如何处理跨时钟域1
如何处理跨时钟域 上一节讲了系统中如果出现跨时钟域的数据信号交互如果不进行同步处理可能会出现一系列不可期的问题,那么如果要处理该如何处理呢。 1) ...
sunyzz 2017-6-6 22:04
【博客大赛】跨时钟域处理之握手机制
2、数据信号的处理 一般数据传输时不能采用上面的方式,原因是上面的都是针对控制信号,一般都是单根信号,而数据一般都是1bit的以上的,例如一般的bus传输, ...
sunyzz 2017-6-6 22:04
【博客大赛】正式回归---我收获的一年
韶光易逝,青春易主 还有一个月就到2017年了,离上大学的那一年已经快十年了,十年之间,我们是朋友,我们是故人;还有30天就到2017年了,离我工作的那一年 ...
sunyzz 2017-6-6 22:01
【博客大赛】IC设计经验跨时钟域异步FIFO
2.3)异步fifo 事实上所有的同步问题都可以用异步fifo来处理,以一个时钟域将数据写入fifo,另一个时钟域将数据读出来,但是为什么不这样做呢,而是只有大批 ...
小梅哥 2017-6-5 20:18
爱是一个男人成功最好的动力
爱,是一个男人成功最好的动力。或许当我再写出这番文字的时候,会被别人嗤之以鼻。无所谓了,让他们嘲笑去吧。大家都是为了让自己的家庭过的更好在努力, ...
wfengying111 2017-6-2 23:35
如何成长为一名优秀的FPGA 工程师?
第一部分:FPGA 工程师的成长 第一阶段:入门 - 熟练 克服心理恐惧 – 代码这么写可以编译通过 – 下载程序不会烧毁电路板 建立思维定势 – ...
小马哥电子 2017-5-23 22:21
FPGA学习之基于TLC549的直流电压采集及显示
最近由于毕业论文的事,小编是忙的不可开交,今天抽出点时间写篇文章,冒个泡,以防大家把我给遗忘了,哈哈哈哈~ 言归正传,今天我们的任务是通过FPGA控制TLC ...
用户1843586 2017-5-18 23:58
FPGA之路启程
****入职已一月半有余,读了这么多年书,不知不觉就走上了工作岗位了。由于读研期间老师甚是严厉,目前感觉工作比读研轻松。 ****先说说我是怎么走上FPGA之路 ...
小马哥电子 2017-5-18 18:55
FPGA学习之高速ADC采集
ADC(Analog-to-Digital Converter,模拟-数字转换器)在硬件电路中是经常见到的器件,音频信号的采集、温度的采集等等,凡是涉及到模拟信号转数字信号的电路,都 ...
关闭 站长推荐上一条 /3 下一条