FPGA和CPLD-可编程逻辑器件-第56页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

小梅哥 2018-5-3 22:05: 【博客大赛】【小梅哥FPGA】CYUSB3014固件部分低版本工程在Eclipse中编译得到img文件 ...; 前段时间做基于我们AC6102开发板的UVC图像视频方案，下载了官方的an75779应用工程，但是倒入到FX3—SDK自带的Eclipse中后，却无法编译生成img文件，经过比对后 ...; 3128 33 0 3

小梅哥 FPGA 固件编译

用户1277994 2018-4-24 10:05: 【博客大赛】捡了芝麻，丢了西瓜，烧掉了大房子，中兴通讯为何看不懂这个理？ ... ... ...; 中兴通讯由于违反了美国贸易关于高科技禁运的条款，被发现后继续存在“整改”不到位的情况，被美国商务部禁止美国供应商向中兴供货7年。作为全球第四大的通 ...; 4463 30 8 14

中兴通信 5G网络

洋仔 2018-3-22 16:26: Lattice的安装、破解，与modelsim联合编译教程; 一.安装破解 Lattice开发工具Diamond相关版本，去官网下载最新版本，本人用Diamond3.10 win64版本，链接如下： http://www.latticesemi.com/zh-CN/Produ ...; 8792 25 0 2

洋仔 2018-3-19 16:29: PWM（脉冲宽度调制）控制器; PWM（脉冲宽度调制）控制器 PWM 相信对于大家来说已经不是什么陌生的东西了，初学 FPGA 的时候，大家都做过呼吸灯，里面用到的思想就是脉冲宽度调制。 ...; 2914 22 1 7

用户3879442 2018-3-18 16:41: ARTIX7 FPGA设计要点; ARTIX7 FPGA性能强大，价格不高，适合做FPGA模块之用。以下是ARTIX7 FPGA设计过程中的要点： 1、内核电压，VCCINT=1.0V，VCC ...; 2369 12 1 2

FPGA开发板 ARTIX FPGA开发板

用户3879442 2018-3-18 09:45: 基于USB 3.0的MIPI接口摄像头开发板; CYPRESS EZ- U SB CX3是业界最灵活的USB 3.0摄像机控制器，凡是支持移动工业处理器界面(MIPI)2类相机串口(CSI-2) ...; 8360 20 0 20

UVC MIPI 摄像头 OV5640 CYUSB3065 UVC MIPI OV5640

快乐的践行者 2018-2-23 17:22: 回来了; 一晃好几年没来这儿了。心麻木了，干什么都没动力。; 1438 12 3 4

小梅哥 2018-1-25 11:04: 【小梅哥FPGA】NIOS II 自定义IP核的静态地址对齐和动态地址对齐 ...; 如果使用静态地址对齐（每个寄存器在Avalon总线上占4个字节的地址）设置IP使用静态地址对齐的方式为，在hw.tcl脚本里加上一局话：set_interface_property a ...; 4286 17 1 3

小梅哥 FPGA NIOS 动态地址对齐静态地址对齐

小梅哥 2018-1-25 11:02: 【小梅哥FPGA】如何在设备驱动冲突导致蓝屏的情况下强制删除该设备驱动 ...; 小梅哥编写，未经允许，不得用于任何商业用途。插上设备，在设备管理器中选择要卸载的设备驱动，卸载其驱动，大家都会，但是万一设备一插上电脑就蓝 ...; 4222 28 0 28

小梅哥 FPGA USB 设备驱动卸载

小梅哥 2018-1-25 10:57: 【小梅哥FPGA】CYUSB3014芯片使用EEPROM无法下载固件说明; 当使用128KB的EEPROM存储CYUSB3014芯片的固件时，需要注意，不同厂家的EEPROM存储器，其A0、A1、A2功能不一样，在设计时电路也不一样。Microchip对应的128KB的 ...; 2847 27 0 27

CYUSB3014 固件下载失败 EEPROM

用户3877503 2018-1-15 10:46: 黑金开发板fpga的sos系统，求助，急; 课设题目，需要用到ps2模块还有beep模块，求助qi; 1223 6 1 2

fpga的sos

LoneSurvivor 2017-10-26 16:53: Xilinx FPGA学习笔记（5）——锁存器和触发器; 1、锁存器（ latch ）锁存器是电平触发的存储单元，数据存储的动作取决于输入时钟（或者使能）信号的电平值，当锁存器使能时，输出才会随着输入的变 ...; 2634 13 0 13

锁存器触发器博客大赛

LoneSurvivor 2017-10-26 15:56: Xilinx FPGA学习笔记（4）——SPI协议; 一、注意用veilog 设计程序，始终要明白实际中是一大堆电路，并且在同步电路中，当前的输出在下一个周期才能被采样到。在T1时刻上升沿后，C ...; 2797 18 0 2

verilog vivado 2016 博客大赛 spi协议

LoneSurvivor 2017-10-22 20:10: Xilinx FPGA学习笔记（2）——串并转换移位模块设计; 8bit 串进并出，并进串出 1、源代码 `timescale 1ns / 1ps ///////////////////////////////////////////////////////////////////////// ...; 5638 16 0 16

移位模块 verilog vivado 2016 博客大赛

LoneSurvivor 2017-10-22 17:00: Xilinx FPGA 学习笔记（3）; 一、设计简单的计数器 1、计数器源代码 `timescale 1ns / 1ps /////////////////////////////////////////////////////////////////////////////// ...; 1288 13 0 13

verilog 计数器 vivado 2016 博客大赛

1 ... 52 53 54 555657 58 59 60 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条