FPGA/CPLD
首页 FPGA/CPLD
用户1847523 2015-8-1 21:54
评论:@零基础学FPGA学习日记 博客中提到的“零基础学FPGA(十九)新人必进,1602动态电子可调时钟设计,练...”
以前用51做过1602,现在学习用fpga去做
用户1831126 2015-7-31 15:19
基础门逻辑--三种描述方式
基础门逻辑--采用结构化描述方式     电路图如下:   顶层文件如下: module logic_gate( a,b,out_or, out_an ...
特权ilove314 2015-7-30 21:22
【博客大赛】FPGA实战演练逻辑篇56:VGA驱动接口时序设计之3时钟约束
VGA 驱动接口时序设计之 3 时钟约束 本文节选自特权同学的图书《 FPGA 设计实战演练(逻辑篇)》 配套例程下载链接: htt ...
用户1837394 2015-7-30 11:48
状态机的设计与实现
    在数字逻辑电路中,状态机是一个非常重要的概念,也是常用的一种结构,状态机常常用于序列检测、序列信号的产生以及时序产生等方面。利用 Verilog 语言 ...
特权ilove314 2015-7-28 22:13
【博客大赛】FPGA实战演练逻辑篇55:VGA驱动接口时序设计之2源同步接口
VGA 驱动接口时序设计之 2 源同步接口 本文节选自特权同学的图书《 FPGA 设计实战演练(逻辑篇)》 配套例程下载链接: h ...
用户1837394 2015-7-28 20:48
阻塞赋值和非阻塞赋值
    在 Verilog 语法中,阻塞赋值和非阻塞赋值是非常难理解的一个概念,尤其是对于初学者,往往搞不懂何时使用非阻塞赋值及何时使用阻塞赋值才能设计出 ...
用户1845900 2015-7-28 20:41
AVNET MicroZed开发板(基于ZYNQ-7000)调试笔记(3)-配置IP
    上一篇我们建立了一个空的工程,Xilinx通过IP把子系统集成到工程中,并且使用block design的方式。      打开上次建立的工程,在左边IP Integra ...
用户1845900 2015-7-28 20:30
AVNET MicroZed开发板(基于ZYNQ-7000)调试笔记(2)-Vivado中建立工程
    建议使用Vivado而不是ISE调试MicrZed开发环境吗,因为随着器件按规模的急剧增大,并伴随SoC设计的增加,使用Vivado全新的布局布线算法,效率会提高很多 ...
用户1845900 2015-7-28 20:26
AVNET MicroZed开发板(基于ZYNQ-7000)调试笔记(1)-开发板介绍
    随着技术的发展和融合,SoC设计在FPGA上应用的越来越广泛。作为FPGA工程师,不能仅限于逻辑的开发,最起码要熟悉FPGA逻辑与内嵌ARM之间的开发流程,与 ...
用户1617256 2015-7-27 16:05
评论:@阿昏豆 博客中提到的“FPGA研发之道(2) FPGA和他那些小伙伴们 (一) 系统架构...”
简要
用户1831126 2015-7-27 15:11
串口通信UART--读书笔记
CPLD 学习心得 1. 串口通信 UART PS: 详情可以查看 my_uart_top 文件夹 串口通信是通过串口调试助手发送数据和接收数据来验证的, ...
用户1617256 2015-7-27 13:57
评论:@阿昏豆 博客中提到的“FPGA研发之道(1)FPGA是个什么玩意?”
概括的不错
用户1845049 2015-7-27 10:51
SPI通信接口
   这是我第一次发表,如果有不当或者什么问题可以前来沟通。    由于看到该网站和特权同学的书里面也没有SPI例程。所以我就共享一下该模块verilog程 ...
小墨同学 2015-7-26 21:57
[博客大赛]零基础学FPGA(三十) IIR数字滤波器的FPGA实现笔记
      然而暑假已经过了快一半,想想也是挺快的,前一段时间学校安排实习,在长沙待了一段时间,说是实习,感觉却是像是度假,住着酒店,100多号人,想想 ...
特权ilove314 2015-7-26 20:26
【博客大赛】FPGA实战演练逻辑篇54:VGA驱动接口时序设计之1概述
VGA 驱动接口时序设计之 1 概述 本文节选自特权同学的图书《 FPGA 设计实战演练(逻辑篇)》 配套例程下载链接: http:// ...
EE直播间
更多
关闭 站长推荐上一条 /3 下一条