FPGA和CPLD-可编程逻辑器件-第88页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

小墨同学 2015-8-5 20:50: 【博客大赛】零基础学FPGA （二十六）必会！从静态时序分析到SDRAM时序收敛（上篇）; 好像小墨有这么一个习惯啊，就是每篇文章的开头总喜欢叨叨几句啊~既然这样，那我们今天也聊几句好了，总感觉直接就开始学习专业知识有点让人看不进去~ ...; 4846 20 3 23

博客大赛

特权ilove314 2015-8-4 22:42: 【博客大赛】FPGA实战演练逻辑篇58：VGA驱动接口时序设计之5建立和保持时间计算; VGA 驱动接口时序设计之 5 建立和保持时间计算本文节选自特权同学的图书《 FPGA 设计实战演练（逻辑篇）》配套例程下载链 ...; 1085 12 1 13

fpga 博客大赛

用户1845900 2015-8-4 20:50: AVNET MicroZed开发板(基于ZYNQ-7000)调试笔记(6)-烧写程序; 上一篇我们使用Run configuration的方式运行程序，将代码加载到DDR中进行调试，掉电之后代码就丢失了。作为产品的话，需要把代码烧写到flash中，进行上 ...; 3741 12 0 12

fpga 博客大赛 soc zynq

用户1845900 2015-8-4 20:42: AVNET MicroZed开发板(基于ZYNQ-7000)调试笔记(5)-调试简单程序; 上一篇我们搭建基于ARM的硬件和BSP环境，下面我们跑一个最简单的HelloWorld的程序，作为流程的简单示范。首先打开SDK，打开上次的Workspace， ...; 1432 19 0 19

fpga 博客大赛 soc zynq

用户1716124 2015-8-4 17:42: 评论：@行百里者半九十博客中提到的“浅谈有限状态机FSM——以序列检测为例”; 不错; 561 8 0 8

用户1845900 2015-8-4 16:00: AVNET MicroZed开发板(基于ZYNQ-7000)调试笔记(4)-搭建硬件和BSP环境; 上一篇我们配置了ARM核的IP，下面就要搭建基于ARM的硬件开发环境，能在ARM编写和调试程序，需要将IP中的硬件信息导入到SDK开发套件中。打开 ...; 2177 14 0 14

fpga 博客大赛 soc zynq

用户1847523 2015-8-3 23:21: 评论：@特权's Blog——永远忠于年轻时的梦想！博客中提到的“利用有限状态机进行复杂时序逻辑的设计”; 学习状态机的好材料; 959 16 0 16

用户1831126 2015-8-3 17:07: SRAM读写实验--读书笔记; 1. SRAM 读写实验实验目的：对 SRAM 的每一个地址进行遍历读写操作，然后比对读写前后的数据是否正确，最后通过一个 LED 灯的亮灭进行指示 ...; 1789 15 1 16

fpga cpld 博客大赛 sram读写实验

用户1831126 2015-8-3 17:00: I2C通信--读书笔记; I2C 通信本实验有两个模块 iic_com 和 led_seg7 ， iic_com 为 I2C 协议， led_seg7 为数码管的显示（ `define WRITE_DATA ...; 1079 12 0 12

fpga cpld 博客大赛 i2c通信

用户1831126 2015-8-3 16:59: PS2键盘解码实验--读书笔记; 1. PS2 键盘解码实验 PS: 详情可以参考 ps2_key 文件夹该实验要实现 CPLD 通过 PS2 接收键盘的数据，然后把接收到的大写字母 A-Z 的 ...; 809 11 0 11

fpga cpld 博客大赛 ps2键盘解码实验

用户376150 2015-8-3 09:56: ARM与FPGA 数据交换; 看了特权同学的书后，有不明白的地方，见于 “同步设计思想”：读写同时触发时有可能总线冲突。正确的做法没有完全看懂。但 ...; 994 22 2 24

cpld

特权ilove314 2015-8-2 19:12: 【博客大赛】FPGA实战演练逻辑篇57：VGA驱动接口时序设计之4建立和保持时间分析; VGA 驱动接口时序设计之 4 建立和保持时间分析本文节选自特权同学的图书《 FPGA 设计实战演练（逻辑篇）》配套例程下 ...; 2795 12 0 12

fpga 博客大赛

用户1847523 2015-8-1 21:54: 评论：@零基础学FPGA学习日记博客中提到的“零基础学FPGA（十九）新人必进，1602动态电子可调时钟设计，练...”; 以前用51做过1602，现在学习用fpga去做; 769 15 0 15

用户1831126 2015-7-31 15:19: 基础门逻辑--三种描述方式; 基础门逻辑--采用结构化描述方式电路图如下：顶层文件如下： module logic_gate( a,b,out_or, out_an ...; 1144 10 0 10

fpga cpld 博客大赛

特权ilove314 2015-7-30 21:22: 【博客大赛】FPGA实战演练逻辑篇56：VGA驱动接口时序设计之3时钟约束; VGA 驱动接口时序设计之 3 时钟约束本文节选自特权同学的图书《 FPGA 设计实战演练（逻辑篇）》配套例程下载链接： htt ...; 1183 10 0 10

fpga 博客大赛

1 ... 84 85 86 878889 90 91 92 ... 500 / 500 页下一页

关闭站长推荐

上一条

/1

下一条