FPGA和CPLD-可编程逻辑器件-第86页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户590108 2015-8-16 12:00: 【转】信号去直流方法; 利用FPGA进行数字信号处理时，信号中的直流分量通常需要去除，而直流分量在AD前段就存在，如果采用模拟电路去除直流分量比较复杂，因此通常在AD后端数字域 ...; 1259 3 0 3

fpga

用户590108 2015-8-16 11:39: DSP in FPGA：FIR滤波器（五）; 在DSP in FPGA: FIR滤波器设计（二）、（三）、（四）中分别讲解了直接型、转置型和脉动型结构FIR滤波器的实现方法，这三种结构是FPGA实现中比较常用 ...; 554 2 0 2

fpga

用户590108 2015-8-16 11:37: DSP in FPGA：FIR滤波器（四）; 这节主要讲解脉动型(Systolic)FIR滤波器设计。脉动型FIR滤波器是对直接型的升级，在每个操作后都加入流水线级，每个动作都打一拍，就 ...; 752 3 0 3

fpga

用户590108 2015-8-16 11:36: DSP in FPGA：FIR滤波器（三）; 这一节主要讲解一下转置型FIR滤波器实现。 FIR滤波器的单位冲激响应h(n)可以表示为如下式：对应转置型结 ...; 508 1 0 1

fpga

用户590108 2015-8-16 11:32: DSP in FPGA：FIR滤波器（二）; FIR滤波器根据输入数据速率的不同可分为串行结构、半并行结构和全并行结构。串行结构的FIR滤波器是将并行数据串行输入，所需的DSP资源较少，但是数据吞吐 ...; 571 2 0 2

fpga

用户590108 2015-8-16 11:13: 【转载】DSP in FPGA：FIR滤波器（一）; FIR滤波器广泛应用于数字信号处理中，主要功能就是将不感兴趣的信号滤除，留下有用信号。FIR滤波器是全零点结构，系统永远稳定；并且具有线性相位的特征，在 ...; 577 1 0 1

fpga

特权ilove314 2015-8-14 07:16: 【博客大赛】FPGA实战演练逻辑篇62：CMOS摄像头接口时序设计2实际分析; CMOS 摄像头接口时序设计 2 实际分析（特权同学版权所有）本文节选自特权同学的图书《 FPGA 设计实战演练（逻辑篇）》（特权同 ...; 1155 12 0 12

fpga 博客大赛

用户1829338 2015-8-13 14:56: (多图) FPGA基础知识及其工作原理; 高端设计工具为少有甚是没有硬件设计技术的工程师和科学家提供现场可编程门阵列(FPGA)。无论你使用图形化设计程序，ANSI C语言还是VHDL语言，如此复杂的合成工艺 ...; 1214 19 0 19

DSP 乘法器 FPGA 触发器 RAM

特权ilove314 2015-8-12 07:58: 【博客大赛】FPGA实战演练逻辑篇61：CMOS摄像头接口时序设计1理想时序; CMOS 摄像头接口时序设计 1 理想时序（特权同学版权所有）本文节选自特权同学的图书《 FPGA 设计实战演练（逻辑篇）》（特 ...; 1857 7 1 8

fpga 博客大赛

特权ilove314 2015-8-12 07:51: 【博客大赛】FPGA实战演练逻辑篇60：VGA驱动接口时序设计之7优化; VGA 驱动接口时序设计之 7 优化本文节选自特权同学的图书《 FPGA 设计实战演练（逻辑篇）》配套例程下载链接： http:// ...; 1117 10 0 10

fpga 博客大赛

用户1664191 2015-8-11 23:21: 转载的ZYNQ学习资料; 我等电子爱好者拿到一块开发板当然首先就是让他输出HELLO,WORLD的啦。ZYNQ作为XILINX推出的最新的ALL PROGRAMME平台自然也无法逃离此等“厄运”。让ZYNQ ...; 1576 13 0 13

fpga zynq

用户1757526 2015-8-10 16:57: 评论：@荷塘月色博客中提到的“FPGA验证公司”; FPGA行业; 797 20 0 20

用户1757526 2015-8-10 16:55: 业界容量最大的ASIC原型电路板采用了Altera Stratix III器件; 　　Altera公司宣布，Dini集团在其业界容量最大的单板FPGA原型引擎中采用了具有340K逻辑单元(LE)的Stratix® III EP3SL340 FPGA。DN7020K10采用了1,760引脚封装 ...; 1146 22 0 22

FPGA ASIC Stratix

用户422763 2015-8-9 20:37: 使用cadence进行FPGA设计时换pin介绍; FPGA管脚非常多，在原理图设计中，常常先大致进行PCB草图布局，然后根据布局结果进行原理图电气连接，例如，SDRAM离bank3比较近，那么就将SDRAM在原理图中都 ...; 4010 20 0 20

fpga cadence 换pin

用户422763 2015-8-9 17:07: 使用cadence进行FPGA设计时换pin介绍; 本文详细介绍为什么在使用cadence进行FPGA设计时要使用swap pin，如何swap pin以及swap pin的注意事项; 1275 10 0 10

fpga cadence 换pin

1 ... 82 83 84 858687 88 89 90 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条