FPGA和CPLD-可编程逻辑器件-第89页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户1837394 2015-7-30 11:48: 状态机的设计与实现; 在数字逻辑电路中，状态机是一个非常重要的概念，也是常用的一种结构，状态机常常用于序列检测、序列信号的产生以及时序产生等方面。利用 Verilog 语言 ...; 680 3 1 4

fpga

特权ilove314 2015-7-28 22:13: 【博客大赛】FPGA实战演练逻辑篇55：VGA驱动接口时序设计之2源同步接口; VGA 驱动接口时序设计之 2 源同步接口本文节选自特权同学的图书《 FPGA 设计实战演练（逻辑篇）》配套例程下载链接： h ...; 950 14 0 14

fpga 博客大赛

用户1837394 2015-7-28 20:48: 阻塞赋值和非阻塞赋值; 在 Verilog 语法中，阻塞赋值和非阻塞赋值是非常难理解的一个概念，尤其是对于初学者，往往搞不懂何时使用非阻塞赋值及何时使用阻塞赋值才能设计出 ...; 603 5 1 6

fpga

用户1845900 2015-7-28 20:41: AVNET MicroZed开发板(基于ZYNQ-7000)调试笔记(3)-配置IP; 上一篇我们建立了一个空的工程，Xilinx通过IP把子系统集成到工程中，并且使用block design的方式。打开上次建立的工程，在左边IP Integra ...; 1235 16 0 16

fpga 博客大赛 soc zynq

用户1845900 2015-7-28 20:30: AVNET MicroZed开发板(基于ZYNQ-7000)调试笔记(2)-Vivado中建立工程; 建议使用Vivado而不是ISE调试MicrZed开发环境吗，因为随着器件按规模的急剧增大，并伴随SoC设计的增加，使用Vivado全新的布局布线算法，效率会提高很多 ...; 1485 14 0 14

fpga 博客大赛 soc zynq

用户1845900 2015-7-28 20:26: AVNET MicroZed开发板(基于ZYNQ-7000)调试笔记(1)-开发板介绍; 随着技术的发展和融合，SoC设计在FPGA上应用的越来越广泛。作为FPGA工程师，不能仅限于逻辑的开发，最起码要熟悉FPGA逻辑与内嵌ARM之间的开发流程，与 ...; 2147 8 0 8

fpga 博客大赛 soc zynq

用户1617256 2015-7-27 16:05: 评论：@阿昏豆博客中提到的“FPGA研发之道（2） FPGA和他那些小伙伴们（一）系统架构...”; 简要; 885 17 0 17

用户1831126 2015-7-27 15:11: 串口通信UART--读书笔记; CPLD 学习心得 1. 串口通信 UART PS: 详情可以查看 my_uart_top 文件夹串口通信是通过串口调试助手发送数据和接收数据来验证的， ...; 1465 11 0 11

fpga cpld 博客大赛串口通信

用户1617256 2015-7-27 13:57: 评论：@阿昏豆博客中提到的“FPGA研发之道(1)FPGA是个什么玩意？”; 概括的不错; 888 16 0 16

用户1845049 2015-7-27 10:51: SPI通信接口; 这是我第一次发表，如果有不当或者什么问题可以前来沟通。由于看到该网站和特权同学的书里面也没有SPI例程。所以我就共享一下该模块verilog程 ...; 654 2 8 10

fpga

小墨同学 2015-7-26 21:57: [博客大赛]零基础学FPGA（三十） IIR数字滤波器的FPGA实现笔记; 然而暑假已经过了快一半，想想也是挺快的，前一段时间学校安排实习，在长沙待了一段时间，说是实习，感觉却是像是度假，住着酒店，100多号人，想想 ...; 2952 18 9 11

fpga 博客大赛

特权ilove314 2015-7-26 20:26: 【博客大赛】FPGA实战演练逻辑篇54：VGA驱动接口时序设计之1概述; VGA 驱动接口时序设计之 1 概述本文节选自特权同学的图书《 FPGA 设计实战演练（逻辑篇）》配套例程下载链接： http:// ...; 1195 14 0 14

fpga 博客大赛

用户1757526 2015-7-25 10:47: 上拉电阻和下拉电阻的选型和计算; 上拉电阻和下拉电阻的选型和计算常见各类技术资料上，有些技术规范写道“无用的管脚不允许悬空状态，必须接上拉或下拉电阻以提供确定的工作状态”。这 ...; 1258 15 0 15

fpga/cpld 电子设计入门

用户1757526 2015-7-24 17:56: FPGA产生D触发器; FPGA是典型的数字系统，所有的动作都是在时钟节拍下运行的。如果说基本得D触发器，上升沿触发，带有一个同步复位端，那么输出端Q就在时钟上升沿到来时输出此 ...; 1643 16 1 17

fpga 问题 d触发器

特权ilove314 2015-7-23 21:00: 【博客大赛】FPGA实战演练逻辑篇53：reg2reg路径的时序分析; reg2reg 路径的时序分析本文节选自特权同学的图书《 FPGA 设计实战演练（逻辑篇）》配套例程下载链接： http://pan.baidu ...; 1138 16 0 16

fpga 博客大赛

1 ... 85 86 87 888990 91 92 93 ... 500 / 500 页下一页

关闭站长推荐

上一条

/1

下一条