FPGA和CPLD-可编程逻辑器件-第91页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户1845900 2015-8-4 16:00: AVNET MicroZed开发板(基于ZYNQ-7000)调试笔记(4)-搭建硬件和BSP环境; 上一篇我们配置了ARM核的IP，下面就要搭建基于ARM的硬件开发环境，能在ARM编写和调试程序，需要将IP中的硬件信息导入到SDK开发套件中。打开 ...; 2302 14 0 14

fpga 博客大赛 soc zynq

用户1847523 2015-8-3 23:21: 评论：@特权's Blog——永远忠于年轻时的梦想！博客中提到的“利用有限状态机进行复杂时序逻辑的设计”; 学习状态机的好材料; 1024 17 0 17

用户1831126 2015-8-3 17:07: SRAM读写实验--读书笔记; 1. SRAM 读写实验实验目的：对 SRAM 的每一个地址进行遍历读写操作，然后比对读写前后的数据是否正确，最后通过一个 LED 灯的亮灭进行指示 ...; 1914 16 1 17

fpga cpld 博客大赛 sram读写实验

用户1831126 2015-8-3 17:00: I2C通信--读书笔记; I2C 通信本实验有两个模块 iic_com 和 led_seg7 ， iic_com 为 I2C 协议， led_seg7 为数码管的显示（ `define WRITE_DATA ...; 1155 13 0 13

fpga cpld 博客大赛 i2c通信

用户1831126 2015-8-3 16:59: PS2键盘解码实验--读书笔记; 1. PS2 键盘解码实验 PS: 详情可以参考 ps2_key 文件夹该实验要实现 CPLD 通过 PS2 接收键盘的数据，然后把接收到的大写字母 A-Z 的 ...; 878 11 0 11

fpga cpld 博客大赛 ps2键盘解码实验

用户376150 2015-8-3 09:56: ARM与FPGA 数据交换; 看了特权同学的书后，有不明白的地方，见于 “同步设计思想”：读写同时触发时有可能总线冲突。正确的做法没有完全看懂。但 ...; 1072 23 2 25

cpld

特权ilove314 2015-8-2 19:12: 【博客大赛】FPGA实战演练逻辑篇57：VGA驱动接口时序设计之4建立和保持时间分析; VGA 驱动接口时序设计之 4 建立和保持时间分析本文节选自特权同学的图书《 FPGA 设计实战演练（逻辑篇）》配套例程下 ...; 2884 12 0 12

fpga 博客大赛

用户1847523 2015-8-1 21:54: 评论：@零基础学FPGA学习日记博客中提到的“零基础学FPGA（十九）新人必进，1602动态电子可调时钟设计，练...”; 以前用51做过1602，现在学习用fpga去做; 810 16 0 16

用户1831126 2015-7-31 15:19: 基础门逻辑--三种描述方式; 基础门逻辑--采用结构化描述方式电路图如下：顶层文件如下： module logic_gate( a,b,out_or, out_an ...; 1225 11 0 11

fpga cpld 博客大赛

特权ilove314 2015-7-30 21:22: 【博客大赛】FPGA实战演练逻辑篇56：VGA驱动接口时序设计之3时钟约束; VGA 驱动接口时序设计之 3 时钟约束本文节选自特权同学的图书《 FPGA 设计实战演练（逻辑篇）》配套例程下载链接： htt ...; 1264 11 0 11

fpga 博客大赛

用户1837394 2015-7-30 11:48: 状态机的设计与实现; 在数字逻辑电路中，状态机是一个非常重要的概念，也是常用的一种结构，状态机常常用于序列检测、序列信号的产生以及时序产生等方面。利用 Verilog 语言 ...; 751 4 1 5

fpga

特权ilove314 2015-7-28 22:13: 【博客大赛】FPGA实战演练逻辑篇55：VGA驱动接口时序设计之2源同步接口; VGA 驱动接口时序设计之 2 源同步接口本文节选自特权同学的图书《 FPGA 设计实战演练（逻辑篇）》配套例程下载链接： h ...; 1013 14 0 14

fpga 博客大赛

用户1837394 2015-7-28 20:48: 阻塞赋值和非阻塞赋值; 在 Verilog 语法中，阻塞赋值和非阻塞赋值是非常难理解的一个概念，尤其是对于初学者，往往搞不懂何时使用非阻塞赋值及何时使用阻塞赋值才能设计出 ...; 663 6 1 7

fpga

用户1845900 2015-7-28 20:41: AVNET MicroZed开发板(基于ZYNQ-7000)调试笔记(3)-配置IP; 上一篇我们建立了一个空的工程，Xilinx通过IP把子系统集成到工程中，并且使用block design的方式。打开上次建立的工程，在左边IP Integra ...; 1320 16 0 16

fpga 博客大赛 soc zynq

用户1845900 2015-7-28 20:30: AVNET MicroZed开发板(基于ZYNQ-7000)调试笔记(2)-Vivado中建立工程; 建议使用Vivado而不是ISE调试MicrZed开发环境吗，因为随着器件按规模的急剧增大，并伴随SoC设计的增加，使用Vivado全新的布局布线算法，效率会提高很多 ...; 1537 15 0 15

fpga 博客大赛 soc zynq

1 ... 87 88 89 909192 93 94 95 ... 500 / 500 页下一页

关闭站长推荐

上一条

/4

下一条