FPGA和CPLD-可编程逻辑器件-第91页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

特权ilove314 2015-6-28 20:39: 【博客大赛】FPGA实战演练逻辑篇43：同步以及时钟的设计原则; 同步以及时钟的设计原则本文节选自特权同学的图书《 FPGA 设计实战演练（逻辑篇）》配套例程下载链接： http://pan.ba ...; 1318 8 0 8

fpga 博客大赛

用户1605978 2015-6-26 17:35: SDI信号标准详解; SDI信号分为SD-SDI,HD-SDI,3G-SDI,UHD-SDI,其中UHD-SDI的标准正在制定当中。; 1853 13 0 13

标准

特权ilove314 2015-6-25 21:18: 【博客大赛】FPGA实战演练逻辑篇42：寄存器电路的设计方式; 寄存器电路的设计方式本文节选自特权同学的图书《 FPGA 设计实战演练（逻辑篇）》配套例程下载链接： http://pan.baid ...; 1831 6 0 6

fpga 博客大赛

用户1843273 2015-6-25 11:49: 评论：@脚踏实地，仰望星空！！！博客中提到的“那些年，我们拿下了FPGA（上）——目录（1）”; 水电费; 435 2 0 2

特权ilove314 2015-6-24 21:50: 【博客大赛】FPGA实战演练逻辑篇41：代码风格; 代码风格本文节选自特权同学的图书《 FPGA 设计实战演练（逻辑篇）》配套例程下载链接： http://pan.baidu.com/s/1pJ5 ...; 1394 11 0 11

fpga 博客大赛

特权ilove314 2015-6-22 21:52: 【博客大赛】FPGA实战演练逻辑篇40：代码书写规范; 代码书写规范本文节选自特权同学的图书《 FPGA 设计实战演练（逻辑篇）》配套例程下载链接： http://pan.baidu.com/s/ ...; 1255 8 0 8

fpga 博客大赛

用户233174 2015-6-21 13:31: pci express master dma; 基于PCI Express的数据采集卡 PCIe数据采集卡 PCI Express数据采集卡本人在北京工作6年以上,从事FPGA外围接口设计,非常熟悉PCI E ...; 978 10 0 10

dma pci express

小梅哥 2015-6-20 13:06: 【博客大赛】小梅哥FPGA学习笔记之Quartus II 15.0中仿真DDR2 IP核; 小梅哥 FPGA 学习笔记之 Quartus II 15.0 中仿真 DDR2 IP 核虽然近期用不上 DDR2 的控制器，但是昨天成功仿真 Altera 三速以太网 IP 核又确实让我兴奋 ...; 12922 20 8 28

fpga quartus modelsim ddr2 仿真博客大赛

小梅哥 2015-6-19 22:47: 【博客大赛】小梅哥FPGA学习笔记之Quartus II 15.0中仿真Altera三速以太网IP核（下）; （接上篇）编译完成后，一般不会出现错误，这时候，就可以通过设置 NativeLink 来将 Quartus II 工程文件与 Modelsim-Altera 软件关联起来了。设置 ...; 3790 18 0 18

fpga modelsim 以太网仿真 udp 博客大赛

小梅哥 2015-6-19 22:27: 【博客大赛】小梅哥FPGA学习笔记之Quartus II 15.0中仿真Altera三速以太网IP核（上）; 小梅哥 FPGA 学习笔记之 Quartus II 15.0 中仿真 Altera 三速以太网 IP 核（友情提示：图片有点多，默认缩小状态下可能看不清楚，点击图 ...; 4064 18 0 3

fpga modelsim 以太网仿真 udp 博客大赛

特权ilove314 2015-6-18 22:00: 【博客大赛】FPGA实战演练逻辑篇39：代码风格与书写规范; 代码风格与书写规范本文节选自特权同学的图书《 FPGA 设计实战演练（逻辑篇）》配套例程下载链接： http://pan.baidu. ...; 1255 9 0 9

fpga 博客大赛

用户374001 2015-6-18 18:28: Quartus II Timequest Timing Analyzer进行时序分析（1）; 一，概述用Altera的话来讲，timequest timing analyzer是一个功能强大的，ASIC-style的时序分析工具。采用工业标准--SDC（synopsys design contrai ...; 2014 19 0 19

设计时序时钟 a c

用户374001 2015-6-18 18:11: quartus ii 工程管脚配置、时序约束及配置工程; 设计好工程文件后，首先要进行工程的约束。约束主要包括器件选择、管脚分配及时序约束等。时序约束属于较为高级的应用，通过时序约束可以使工程 ...; 4696 17 0 17

时序下载设置选择 a

用户374001 2015-6-18 15:54: 安装虚拟机VMware6.5（学习IC设计之2）; 安装虚拟机VMware6.5过程相对比较简单，这里考虑到初学者的种种好奇和迷茫还是将详细过程的截图给初学者列出来。如果您是高手，这一节可以飘过…… ...; 2272 15 0 15

虚拟机 vmware

小墨同学 2015-6-17 09:50: [博客大赛] 零基础学FPGA （二十九）滤波器开篇，线性相位FIR滤波器的FPGA实现; 也是有一段时间不写博客了啊，主要是这学期的实验课太多，每天都是在写预习报告，实验报告中度过，也快到考试月了啊，感觉又要忙起来了，今天就 ...; 4818 23 10 13

fpga 博客大赛

1 ... 87 88 89 909192 93 94 95 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条