明星博主的博客文章_第287页-面包板博客-面包板社区

 

明星博主

首页 明星博主

coyoo 2012-12-3 13:06: 学习Cadence软件-前期准备(Concept HDL); 最近在学习Cadence软件，光原理图人家就分别有Capture、Concept等，PCB软件也有Allegro和Layout。在网上找了些资料，先储备点知识，以备查询。 1 ...; 7020 16 2 18

allegro cadence

coyoo 2012-12-3 13:05: HDL转换工具; HDL语言转换工具，比如AHDL转VHDL或者Verilog以及VHDL与Verilog之间转换 1、这个工具就是将AHDL转换成VHDL和Verilog的：https://static.assets-stash. ...; 5611 7 6 13

fpga altera

coyoo 2012-12-3 13:05: 参考实例; 收集一些经过验证的参考实例 1、第一个上NIOSII的例子，包含了以下实例：a、对SDRAM定制控制；b、用户自制核挂靠NIOS核（IIC、VGA等）：part1https ...; 3778 9 3 12

fpga altera

coyoo 2012-12-3 13:05: 关于格雷码和格雷码计数器; 由于在异步fifo设计中要用到格雷码计数器，所以先来了解一下什么是格雷码吧。 1、什么是格雷码？ ...; 6194 11 1 12

fpga altera

coyoo 2012-12-3 13:04: 关于Assert、Deassert等几个概念; 读E文经常会碰到一些关键术语，平时都没有特别留意，最近在拜读Sunburst上关于异步FIFO的paper的时候发现里面大量使用了assert、de-assert等。 ...; 16298 9 4 13

fpga altera

coyoo 2012-12-3 13:04: DDR SDRAM控制器研究; Board：Altera CycloneIII Starter 开发板 DDR SDRAM器件：PSC（台湾力晶）A2S56D40CTP-G5PP(DDR4MX16X4BANKS)-32MBytes-256Mb。由于PSC产品不提供 ...; 5381 12 1 13

fpga altera

coyoo 2012-12-3 13:04: QuartusII使用点滴; 概述：总结一些使用QuartusII软件的小经验，有些技巧性的东西很久不用或者不是经常用到很容易就忘掉，等到用到再到处查找确实 ...; 4290 15 2 17

altera quartus

coyoo 2012-12-3 13:03: Power-up Trigger of SignalTapII ELA; SignalTapII 使用点滴（1）记录一下使用SignalTapII探测器件上电初期运行状况。 SignalTapII ...; 6528 13 3 16

altera signaltapii

coyoo 2012-12-3 13:02: 使用QII中的PowerPlay Power Analyzer估算FPGA功耗; 概述 Altera提供了早期FPGA设计功耗估算工具-EPE，当设计基本完成时候，Altera的设计软件QuartusII提供PowerPlay Po ...; 9646 19 0 19

altera quartus

coyoo 2012-12-3 13:02: 谈谈Altera FPGA的配置; 不管Xilinx还是Altera，FPGA的配置模式或者方法多样，尤其是Altera器件，什么AS模式、PS模式、FPP模式、AP模式等等。一般逻辑设计者可能不会关 ...; 8123 10 13 23

fpga altera

coyoo 2012-12-3 13:02: 关于Receiver中Byte Ordering的设置; Altera的Transciever中的Byte Ordering设置用的较少,但是在现实调试中经常发现Reciever接收到的数据会字节颠倒,甚至于字节混乱,虽然Altera在T ...; 5982 7 4 11

fpga altera

coyoo 2012-12-3 13:02: 使用In-System Sources&Probes进行调试; 之前写过如何使用QII中In-System Memory Content Editor ，今天使用了一下In-System SourcesProbes，总结一下使用体会。 ...; 5698 18 0 18

altera quartus

coyoo 2012-12-3 13:01: 如何加密转移自己的设计; 有个在研究所的朋友（做雷达的）有个项目要跟另外一个研究所合作，也就是共同在同一块FPGA上进行开发，各自设计功能模块都很独立，向我询问如 ...; 5551 13 1 14

fpga altera

coyoo 2012-12-3 13:00: Virtual Jtag初探; 老早就知道Virtual Jtag，也看了riple介绍的详细学习过程，苦于没有时间研究。这两天把VJ user guide上介绍的两个例子down下来，能够跑通，但是 ...; 4089 15 0 15

jtag virtual

coyoo 2012-12-3 13:00: Virtual Jtag初探续（1）; 1、什么是SLD? SLD即System Level Debugging 2、Instruction Register端口即VIR的并行输出 3、例化好VJI以后，必须创建好与用户 ...; 4604 12 0 12

jtag virtual

1 ... 283 284 285 286287288 289 290 ... 439 / 439 页下一页

关闭站长推荐

上一条

/4

下一条