介绍了基于TMS320C6713和Altera EP2C20F256的高速实时数据采集处理系统的软硬件设计方案.该方案以TMS320C6713为核心处理器,用EP2C20F256实现输入输出FIFO.实验结果表明,在一定的算法复杂度的情况下,对信号的采样频率可达到6MHz,该方案完全可以满足大多数场合对数据采集及处理的精确度和实时性的要求. 基于ＴＭＳ３２０Ｃ６７１３和ＦＰＧＡ的高速实时 采集系统的设计与实现 林林，侯春萍，闫浩，柳鑫，林牲 （天津大学电子信息工程学院，天津３０００７２） 摘要：介绍了基于ＴＭＳ３２０Ｃ６７１３和Ａｌｔｅｒａ ＥＰ２Ｃ２０Ｆ２５６的高速实时数据采集处理系统的软硬件 设计方案。该方案以ＴＭＳ３２０Ｃ６７１３为核心处理器，用ＥＰ２Ｃ２０Ｆ２５６实现输入输出ＦＩＦＯ。实验结果表明， 在一定的算法复杂度的情况下，对信号的采样频率可达到６ＭＨｚ，该方案完全可以满足大多数场合对 数据采集及处理的精确度和实时性的要求。 关键词：ＴＭＳ３２０Ｃ６７１３ ＥＰ２Ｃ２０Ｆ２５６ 高速实时采集 高速实时采集处理系统是现代以微处理器为核心 址（８、１６、３２ｂｉｔ数据）。 的各种控制、实时监控、实时信号处理系统的核心组成 （３）Ｌ１，Ｌ２存储器结构，４ＫＢ一级程序缓存，４ＫＢ一 部分。由于在控制、实时监控等领域对所监控信号精确 级数据缓存，６４ＫＢ二级缓存。 度的要求越来越高，所以这种系统必须可以提供高速的 （４）１６个独立通道的ＥＤＭＡ，每个通道对应一个专 采样速率，以满足在一定的时间内可以采集更多个采样 用同步触发事件，使得ＥＤＭＡ可以被外设中断、ＥＤＭＡ……