在实际工作中常常遇到由异步时钟产生亚稳态的问题.针对这个问题阐述了几种解决方案,其中异步FIFO应用更广泛.在FIFO中关键的问题是标志位的产生,提出了一种新的异步比较产生空满标志位,然后再利用锁存器实现标志位与时钟的同步,同时在Cadence的EDA平台上实现了逻辑仿真和时序仿真. 异步时钟亚稳态及ＦＩＦｏ标志位的产生 徐世伟，刘严严，刘红侠 （西安电子科技大学微电子学院，陕西西安７１００７１） 摘要：在实际工作中常常遇到由异步时钟产生亚稳态的问题。针对这个问题阐述了几种解决方 案，其中异步ＦＩＦＯ应用更广泛。在ＦＩＦＯ中关键的问题是标志位的产生，提出了一种新的异步比较产 生空满标志位，然后再利用锁存器实现标志位与时钟的同步，同时在Ｃａｄｅｎｃｅ的ＥＤＡ平台上实现了逻 辑仿真和时序仿真。 关键词：异步ＦＩＦ０亚稳态格雷码绳解法 随着信息技术的飞速发展，特别是在二十世纪９０ 年代以后，美国在南斯拉夫战争和两次海湾战争中成功 地运用了电子战、信息战，以及近年来我国在航天航空 事业方面的高速发展，使我国开始重视和发展信息技 术。与此同时对高速、大容量、高可靠性的静态存储器的 需求越来越多，对军用的数据存储器的设计也提出了更 高的要求。目前军用计算机传输数据的最快方式―― ＤＭＡ方式的传输速率最大也只是在５Ｍｂｐｓ以下。对于 几十Ｍｂｐｓ的超高速采样速率，往往是上一次数据还没 有被计算机读取，下一次的采集过程就结束了。因此采 图１异步时钟和亚稳态 用传统的计算机传输处理数据的方法，显然会造成数据 步信号的概率。对于多个触发器的输出所组成的写地 的丢失与混乱。所以对于快速采集，慢速处理的系统必 ……