资料
  • 资料
  • 专题
  • 所需E币:4
    下载:0
    大小:442.79KB
    时间:2020.11.30
    上传者:指的是在下
    LEACH算法最优数据采集方案
  • 所需E币:4
    下载:0
    大小:2.08MB
    时间:2020.11.19
    上传者:xgp416
    从虚拟原型到运行功率分析,系统学习Encounter资源大小:2.08MB[摘要]计划一个设计并创建一个虚拟原型平面布置图设计创建分层分区和时间预算用阿米巴放置器在设计中放置块和标准细胞。试运行线路和
  • 所需E币:4
    下载:5
    大小:11.12MB
    时间:2020.11.19
    上传者:xgp416
    Cadencencsim仿真手册资源大小:11.12MB[摘要]本机编译代码(NCC)是一种软件执行技术,它为模拟性能瓶颈提供了高性能的mance解决方案。
  • 所需E币:4
    下载:0
    大小:6.22MB
    时间:2020.11.19
    上传者:xgp416
    ASystemCPrimer-附书中实例资源大小:6.22MB[摘要]systenC是电子设计世界中多个相互关联的“strees点”汇合的副产物。  
  • 所需E币:5
    下载:4
    大小:6.35MB
    时间:2020.11.19
    上传者:xgp416
    DesignCompiler®UserGuide合成的概念和命令资源大小:6.35MB[摘要]设计编译器用户指南为设计编译器工具的用户提供基本的综合信息。本手册描述了合成的概念和命令,并给出了
  • 所需E币:4
    下载:0
    大小:13.29MB
    时间:2020.11.19
    上传者:xgp416
    3DIC堆叠技术资源大小:13.29MB[摘要]前言个人电脑、手机、音乐播放器、游戏系统、相机和flash媒体等消费需求强劲,推动了电子系统市场的爆炸性增长。这些电子系统的设计和制造是通过将单个集成电
  • 所需E币:5
    下载:0
    大小:11.16MB
    时间:2020.11.19
    上传者:xgp416
    Encounter使用说明资源大小:11.16MB[摘要]以一32位流水线加法器设计为例,需要的文件包括:综合后的网表netlist.v。综合后的约束文件netlist.sdc,注意需要将该文件中的端
  • 所需E币:5
    下载:0
    大小:4.1MB
    时间:2020.11.19
    上传者:xgp416
    数字ICDESIGN技术全局观资源大小:4.1MB[摘要]•IC(IntegratedCircuit)–集成电路•ASIC(ApplicationSpecificIntegratedCircuit)–
  • 所需E币:4
    下载:0
    大小:4.77MB
    时间:2020.11.18
    上传者:xgp416
    混合内存数据集资料HybridMemoryCubeConsortium
  • 所需E币:4
    下载:0
    大小:3.62MB
    时间:2020.11.18
    上传者:xgp416
    一文了解综合与DesignCompiler资源大小:3.62MB[摘要]综合是前端模块设计中的重要步骤之一,综合的过程是将行为描述的电路、RTL级的电路转换到门级的过程;DesignCompiler是
  • 所需E币:5
    下载:1
    大小:12.36MB
    时间:2020.11.18
    上传者:xgp416
    VLSI-SoC片上系统高级研究电子书资源大小:12.36MB[摘要]本书包含了在第19届IFIP/IEEEWG10.5超大规模集成国际会议上发表的最好论文的扩展和修订版本,这是一个全球性的芯片上系统
  • 所需E币:4
    下载:0
    大小:2.52MB
    时间:2020.11.18
    上传者:xgp416
    AHB总线上CAN控制器的实现资源大小:2.52MB[摘要]CAN总线是一种广泛应用于汽车自动化和工业过程控制领域的现场总线,AHB总线则是一种广泛应用于嵌入式系统的系统总线。本论文介绍了CAN规范和
  • 所需E币:5
    下载:1
    大小:1.75MB
    时间:2020.11.18
    上传者:xgp416
    Cadence教学资料资源大小:1.75MB[摘要]1)将PC机的颜色属性改为256色(这一步必须);2)打开Exceed软件,一般选用xstart软件,以下是使用步骤:startmethod选择RE
  • 所需E币:4
    下载:0
    大小:183.06KB
    时间:2020.11.18
    上传者:xgp416
    SoC设计中的验证技术有哪些资源大小:183.06KB[摘要]系统复杂性继续按照摩尔定律增加而功能复杂性的增长速度则更加迅猛为解决这一问题行业提出了通过自动化来实现)设计抽象的概念设计生产率的提升速度
  • 所需E币:4
    下载:1
    大小:2.11MB
    时间:2020.11.18
    上传者:xgp416
    RS编解码器的SOC集成设计和验证资源大小:2.11MB[摘要]现代社会已经进入数字信息化的时代,保证信息的准确性和可靠性异常重要。纠错码是提高信息传输可靠性的一种重要手段,Rs码是一种典型的纠错码,
  • 所需E币:5
    下载:5
    大小:25.95MB
    时间:2020.11.18
    上传者:xgp416
    模拟CMOS集成电路设计资源大小:25.95MB[摘要]在新的版本中,一些章节的问题被重新排序,方程和图的参考资料也发生了变化。解决方案手册是基于预览版的,因此必须进行修正以适用于新版本。下面是反映这
  • 所需E币:4
    下载:3
    大小:4.05MB
    时间:2020.11.18
    上传者:xgp416
    Accellera标准文件systemverilog资料资源大小:4.05MB[摘要]Accellera标准文件是在Accellera内部开发的,Accelleraorganization,Inc的技