MOS产生寄生振荡原因及解决方案
电路一点通
274浏览
0评论
0点赞
2024-12-19
功率MOS具有驱动电路简单,驱动功率小,开关速度快,工作频率高等有点。Rdson与温度成正比特性,可以将多个MOS进行并联使用,这对提高输出电流非常有意义,但应注意如下2点:
1.器件不匹配导致的电流不平衡(1)开关转换期间的电流不平衡一般来说,开通和关断开关转换期间会出现电流不平衡现象。这是由于并联MOS之间的开关时间差异所致。开关时间的差异很大程度上取决于Vth的值。即Vth越小,开通时间越快;Vth越大,关断时间越快。因此,当电流集中在Vth较小的MOS中时,开通和关断期间都会发生电流不平衡现象。并联连接时,为了减少开关期间的开关时间差异,最好使用Vth接近的MOS,同步确保并联MOS之间的互连线路长度相等。(2)稳态运行中的电流不平衡因MOS导通电阻的正温度系数通常会为电流不平衡提供补偿,使通过每个MOS的电流相等。因此,稳态电流中的不平衡很少出现。
2.并联运行的寄生振荡(1)因漏源电压振荡导致的栅极电压振荡MOS内部栅极电阻极小,在无外部栅极电阻情况下,该谐振电路的品质因素很大。开关期间MOS的漏极和源极会产生尖峰电压Vspike,主要是因为关断期间的高di/dt和漏极以及引线中的杂散电感Ld。如果尖峰电压Vspike导致的振荡电压通过MOS的Cgd传输到栅极,就会与栅极线路的杂散电感L形成谐振,产生很大的振荡电压。如果振荡电压过大,会导致发生栅源过电压故障、开通故障或振荡故障。(2)并联MOS的寄生振荡以单个MOS为例,MOS的驱动路径上相当于RLC谐振电路,图1是等效电路和波形,当RLC出现R图1-RLC谐振等效电路和波形一般来说,并联MOS比单MOS更容易发生寄生振荡,这是由于漏极/源极/栅极线路、接合处和其它线路中的杂散电感,以及MOS的结电容导致的。并联MOS形成了具有高品质因素的谐振电路,由于具有高增益的反馈环路,该谐振电路极易发生振荡。
3.并联MOS寄生振荡的方案要避免发生寄生振荡,首先选择MOS时要求Cds/Cgs比值较低,跨导gm值较小,这样就不容易发生振荡。除了器件本身属性,也可以使用外部电路来防止发生寄生振荡,有如下两种方法:(1)为每个MOS的栅极串入一个栅极电阻R1或者一个铁氧体磁珠,这样可减小谐振电路的品质因素,从而减小正反馈环路的增益。实验证明,为并联的每个MOS串入栅极电阻可以有效防止发生寄生振荡,如图2所示。。
图2-并联MOS栅极串入电阻(2)在MOS的栅极和源极之间添加一个陶瓷电容器,如图3所示。
图3-并联MOS栅源极加电容总的来说,gm值较小的MOS价格会稍高;栅极串电阻会影响MOS的开关速度,电阻值会导致开关损耗增大;而在栅极和源极之间添加电容器时,电容值不能太大。
声明: 本文转载自其它媒体或授权刊载,目的在于信息传递,并不代表本站赞同其观点和对其真实性负责,如有新闻稿件和图片作品的内容、版权以及其它问题的,请联系我们及时删除。(联系我们,邮箱:evan.li@aspencore.com )
-
-
-
介绍了电源设计中的拓扑选择,重点讨论了线性与低压差(LDO)稳压器的工作原理、优缺点、选型以及电路设计。
-
-
实际上,我们很少在乎电路系统的暂态过程,因为它比较复杂,一段有限的时间后就会消失。超过95%的情况都只关心稳态响应。但在很多情况下暂态过程也比较重要,比如高速数字电路中。所以,本文简单整理一下二阶系统的暂态和稳态响应,以加深记忆。
-
这个要从DC-DC转换电路的调制方式说起,我们以Buck型DC-DC转换电路为例进行分析。
-
在PCB绘制中,很多新手小伙伴对于过孔的尺寸大小没有一个清晰的认知,或者说尺寸不知道设计多少合适?
-
磁珠(Ferrite Bead):全称为铁氧体磁珠,主要材料为铁氧体。
-
今天为大家整理了一些各类电气控制接线图、电子元件工作原理图,还有可控硅整流电路及负反馈调速装置原理等等,希望对大家的工作有所帮助,一起来了解一下吧。
-
-
-
电路图如上图所示。????查看更多目录????1、防反接电路详解防反接电路采用N沟道MOS管来实现,DZ17的作用是将G级电压钳位到9.1V,防止烧毁MOS换。