FPGA和CPLD-可编程逻辑器件-第102页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户1736901 2015-3-26 21:27: Quartus II TimeQuest Timing Analyzer Cookbook 的全文翻译整理稿; 这里把这些天翻译的word文档传上来了，还有很多翻译很晦涩的以及翻译不出来的还有不理解的接下来也还会继续整理学习。希望有兴趣 ...; 1162 15 0 3

fpga 时序约束

用户1736901 2015-3-26 21:13: Best Practices for the Quartus II TimeQuest Timing Analyzer翻译; Clock Requirement 时钟要求 Timequest Analyser支持一下几种时钟信号： base clock 基准时钟 derived clock 衍生时钟 virtual clock 虚拟时钟时钟 ...; 1840 18 0 18

fpga 时序约束

用户1648711 2015-3-26 17:07: 【博客大赛】用C/C++语言开发大规模FPGA; 背景可编程逻辑器件的设计方法经历了布尔等式，原理图输入，硬件描语言这样一个发展过程。随着设计的日益复杂和可编程逻辑器件规模的不断扩大，人 ...; 1433 15 2 17

fpga 设计 c语言硬件博客大赛

特权ilove314 2015-3-26 07:50: 【博客大赛】FPGA实战演练逻辑篇7：FPGA的优势; FPGA 的优势（特权同学版权所有）本文节选自特权同学的图书《 FPGA 设计实战演练（逻辑篇）》（特权同学版权所有） ...; 2148 12 5 17

fpga 博客大赛特权同学

用户1736901 2015-3-25 11:01: Quartus II TimeQuest Timing Analyzer Cookbook翻译学习P24-P26; False Paths 这部分描述的约束命令是create_clock 和set_false_path. 我们并不需要对每一条路径都进行时序分析。非关键的同步路径可以从时序分析中移 ...; 1477 14 0 14

fpga 时序约束

用户1284101 2015-3-25 00:00: 【博客大赛】『MAX 10 套件评估』㈢ NIOS下载; Altera MAX 10 CPLD 的最大特点就是它的单芯片解决方案。芯片内部的 Flash 和片上 RAM ，再加上 NIOS 软核，使得单个 MAX 10 就可以跑起一个小应 ...; 2065 18 1 19

fpga nios 博客大赛

用户1832454 2015-3-24 23:26: 大学初学FPGA之Verilog基础篇(二); 用两天时间把verilog语法基础篇都学完了，今天总结一下 /*********************************************************************************** ...; 1002 16 0 16

fpga学习

sunyzz 2015-3-24 22:25: 【博客大赛】你是我的ADC; 我们知道， Altera 公司通过不断的创新， MAX 10 这一代 FPGA 把大量的外围器件 ( 包括振荡器、时钟、模数转换器、温度传感器等 ) 集成芯片内部去了 ...; 1597 20 0 20

博客大赛 max10

小墨同学 2015-3-24 17:21: 零基础学FPGA （二十五）一路走来：SDR SDRAM（架构篇）; 湖南最近终于也算是过了阴雨期，话说从开学到现在还没见过几个晴天。这几天还算好，阳光不错，学校里的樱花也开了，开得好是灿烂，但是面积不 ...; 2606 14 4 18

fpga

用户1740962 2015-3-24 14:02: 基于CPLD实现QPSK调制电路的设计; QPSK是数字通信系统中一种常用的多进制调制方式。其调制的基本原理：对输入的二进制序列按每两位码元分为一组，用载波的四种相位表征它们。实际上QPSK信号是两路 ...; 1225 26 0 26

CPLD 调制 QPSK

用户1740962 2015-3-24 13:58: (多图) 使用Verilog实现基于FPGA的SDRAM控制器; 引言在基于FPGA的图象采集显示系统中，常常需要用到大容量、高速度的存储器。而在各种随机存储器件中，SDRAM的价格低、体积小 ...; 1623 18 0 18

控制器 SDRAM FPGA

用户1740962 2015-3-24 13:58: 基于FPGA/CPLD和USB技术的无损图像采集卡; 　　现场图像采集技术发展迅速,各种基于ISA、PCI等总线的图像采集卡已经相当成熟,结合课题设计了一款 USB 外置式图像采集卡。该图像采集卡已成功应用于一个 ...; 1295 27 0 27

图像 FPGA USB CPLD 采集

用户1740962 2015-3-24 13:58: 基于CPLD的任意波形发生器; 引言任意波形发生器 (Arbitrary Wave Generator,以下简称 AWG )在通信系统、测试系统等方面得到广泛应用。本文利用自主研制 ...; 1199 21 0 21

波形发生器 DAC CPLD AWG

用户1740962 2015-3-24 13:57: (多图) FPGA与DSl8820型温度传感器通信的实现; l 引言 DS18B20是DALLAS公司生产的一线式数字温度传感器，采用3引脚T0-92型小体积封装；温度测量范围为-55℃～+125~C，可编程为9位～12位 ...; 1311 23 0 23

串行总线温度传感器 FPGA Verilog

用户1740962 2015-3-24 13:57: 基于DSP和CPLD的低功耗多路数据处理系统设计; 　　引言　　随着电子技术的应用和发展，数字信号处理内容日益复杂，同时，很多情况下要求整个系统具有低功耗的特点。为满足这种要求，DSP芯片设计技术也 ...; 837 15 0 15

DSP 数据处理 CPLD

1 ... 98 99 100 101102103 104 105 ... 500 / 500 页下一页

关闭站长推荐

上一条

/1

下一条