FPGA和CPLD-可编程逻辑器件-第104页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户1740962 2015-3-24 13:45: (多图) 基于FPGA的小数分频器的实现; 　　频率合成技术是现代通讯系统的重要组成部分，他将一个高稳定和高准确度的基准频率，经过四则运算，产生同样稳定度和基准度的频率。分频器是集成电路中最基 ...; 875 15 0 15

FPGA Verilog 小数分频器

用户1740962 2015-3-24 13:44: (多图) 基于FPGA的相检宽带测频系统的设计; 　　在电子测量技术中，频率测量是最基本的测量之一。常用的测频法和测周期法在实际应用中具有较大的局限性，并且对被测信号的计数存在±1个字的误差。而在直接 ...; 758 17 0 17

FPGA Quartus 相检宽带测频模拟仿真

用户1740962 2015-3-24 13:44: 混合使用阻塞/非阻塞语句; 　　 EDN博客精华文章作者： tanghtctc 混合使用阻塞/非阻塞语句　　verilog语言的一个难点就是阻塞语句和非阻塞语句。一般来说，always语句块中 ...; 2117 22 0 22

verilog 阻塞 Quartus

用户1740962 2015-3-24 13:43: Verilog串口通讯设计; 　　1 串口通信基本特点　　随着多微机系统的应用和微机网络的发展，通信功能越来越显得重要。串行通信是在一根传输线上一位一位地传送信息.这根线既作 ...; 823 14 0 14

串口 FPGA Verilog SP3485

用户1740962 2015-3-24 13:43: (多图) 4级流水线方式的32位全加器; 　　 EDN博客精华文章作者： tengjingshu 　　之前一篇博文（流水线加法器设计（Verilog））介绍了2级流水线4位全加器，本来目的是和之前不运用流水线 ...; 1796 23 0 23

流水线 CPLD Verilog

用户1740962 2015-3-24 13:43: (多图) 基于图像传感器的CPLD视觉系统设计; 　　目前，关于视觉系统的研究已经成为热点，也有开发出的系统可供参考。但这些系统大多是基于PC机的，由于算法和硬件结构的复杂性而使其在小型嵌入式系统 ...; 1052 24 0 24

嵌入式 ARM CPLD 图像传感器视觉系统

用户1740962 2015-3-24 13:42: (多图) 基于FPGA的图像采集系统设计与实现; 　　 1、引言　　视频图像采集是视频信号处理系统的前端部分，正在向高速、高分辨率、高集成化、高可靠性方向发展。图像采集系统在当今工业、军事、医学各 ...; 1434 15 0 15

图像采集 FPGA Quartus SRAM ADV7181

用户1740962 2015-3-24 13:42: (多图) 基于FPGA的verilog HDL语言设计优化; 　　0引言　　现场可编程门阵列(FPGA)是1985年由美国Xilinx公司首先推出的一种新型的PLD。 FPGA在结构上由逻辑功能模块排列成阵列，并由可编程的内部连线 ...; 1244 24 0 24

verilog FPGA HDL 毛刺

用户1740962 2015-3-24 13:41: (多图) 脉冲边沿检测（Verilog）; 　　 EDN博客精华文章作者： tengjingshu 　　在很多时候都要对输入脉冲进行边沿检测，如PS/2时序，ps2_data数据在ps2_clk时钟下降沿接收。　　边沿 ...; 1046 19 0 19

仿真阻塞赋值 RTL Verilog 边沿检测

用户1740962 2015-3-24 13:35: (多图) ADS8323与高速FIFO接口电路的CPLD实现; 　　1．引言　　在高速数据采集系统中，AD芯片的工作速度通常是很高的，可以达到几兆甚至几十兆，而微控制器MCU的工作速度相对较低，并且其往往具有多个任 ...; 1225 18 0 18

FIFO CPLD 接口电路 ADS8323 CY7C4231

用户1740962 2015-3-24 13:35: (多图) 基于Verilog的FPGA与USB 2．0高速接口设计; 　　 0 引言　　USB(通用串行总线)是英特尔、微软、IBM、康柏等公司1994年联合制定的一种通用串行总线规范，它具有数据传输速度快，成本低，可靠性高，支 ...; 1791 15 0 15

接口 FPGA Quartus USB Verilog

用户1740962 2015-3-24 13:35: (多图) 基于Verilog HDL数字电位器ADN2850的串口控制; 　　 0 引言　　数字电位器是利用微电子技术制成的集成电路，它是依靠电阻阵列和多路模拟开关的组合完成阻值的变化。它没有可动的滑臂，而通过按钮输入信 ...; 1186 17 0 17

HDL Verilog 电位器 ADN2850

用户1740962 2015-3-24 13:34: (多图) 基于FPGA控制的悬挂运动控制系统设计; 　　引言　　在现代的工业控制、车辆运动和医疗设备等系统中，悬挂运动系统的应用越来越多，在这些系统中悬挂运动部件通常是具体的执行机构，因而悬挂部 ...; 916 18 0 18

控制 FPGA Verilog 悬挂运动

用户1740962 2015-3-24 13:33: (多图) 针对FPGA的完全可配置的嵌入式32位RISC处理器; 　　使用嵌入式微处理器的FPGA设计不断增长。根据Dataquest的统计，一年大约启动10万个FPGA设计项目，其中约30％包含某种形式的微处理器。　　形成这种趋势 ...; 1042 24 0 24

嵌入式处理器 FPGA RISC

用户1740962 2015-3-24 13:32: (多图) 基于AD7543和FPGA的数/模转换电路设计; 　　引言　　数／模转换(D／A)电路，是数字系统中常用的电路之一，其主要作用是把数字信号转换成模拟信号，通常是利用专用的数／模转换(D／A)芯片来实现 ...; 1030 14 0 14

FPGA Quartus DAC AD7543

1 ... 100 101 102 103104105 106 107 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条