FPGA和CPLD-可编程逻辑器件-第100页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

wiliamzhou_446210705 2015-4-10 14:57: 【博客大赛】Odyssey Max 10双配置闪存; MAX10的非易失性是因为它把FPGA配置的Flsah做到了芯片里面，增加了安全性，减小了电路板面积，降低成本与功耗，而且逻辑单元在4000以上的Max10内部都含有两 ...; 1693 23 0 23

博客大赛 max10 dualboot

bitao1983_395643617 2015-4-10 14:28: (多图) FPGA与ADC数字数据输出的接口及LVDS应用诀窍; 现场可编程门阵列(FPGA)与模数转换器(ADC)输出的接口是一项常见的工程设计挑战。本文简要介绍各种接口协议和标准，并提供有关在高速数据转换器实现方案中使用LVD ...; 3142 27 0 27

FPGA ADC LVDS JESD204 接口方式

用户1715035 2015-4-9 23:03: matlab和modesim的一种读写交互方式（通过txt文件）; 在进行modesim仿真时，由于matlab强大的数据处理能力，时常需要比较复杂的激励或者需要把仿真结果保存下来用matlab来处理。利用matlab工具来辅助modesim仿真 ...; 2270 8 4 12

modesim，matlab，交互

用户1715035 2015-4-9 21:59: FFT的理解; 觉得很好，全文转载：说明：原文见于网络，原文名称《FFT的物理意义》，本文为了使说明更加形象，将附录代码的绘图结果给出，希望有助于大家的理解。 ...; 955 4 0 4

特权ilove314 2015-4-9 20:56: 【博客大赛】FPGA实战演练逻辑篇12：复位电路; 复位电路本文节选自特权同学的图书《 FPGA 设计实战演练（逻辑篇）》配套例程下载链接： http://pan.baidu.com/s/1pJ5bCtt ...; 1572 10 1 11

fpga 博客大赛特权同学

用户1715035 2015-4-9 11:46: 【先挖坑，懂了再来填】遇到一个dsp和fpga交互的问题; 最近遇到一个 dsp 和 fpga 交互的问题，虽然问题已经解决，但是原因还是没弄太懂，先挖一个坑，以后再填，或者看过这篇博文知道的答案的，希望能指教一二 ...; 2188 7 2 9

fpga，dsp，交互

用户1715035 2015-4-9 11:36: verilog实现串口; 主要记录自己在利用 verilog 实现串口的时候一些简单的介绍和遇到问题和思考。备忘 1、串口传输格式，可以百度，有很多也很简单。 ...; 985 6 0 6

fpga，rs232，串口

用户1715035 2015-4-9 11:29: verilog实现串口; 主要记录自己在利用 verilog 实现串口的时候一些简单的介绍和遇到问题和思考。备忘 1、串口传输格式，可以百度，有很多也很简单。串口分为 ...; 694 4 0 4

wiliamzhou_446210705 2015-4-8 20:47: 【博客大赛】Odyssey Max 10 overview; Odyssey Max 10 IOT Evaluation Kit 是来自世界著名分销商品牌 Macnica 的一款开发套件，我从同事手上拿到了这个开发套件，终于见识到传说中的 MAX ...; 1954 27 0 27

博客大赛 10 max enpirion ble4.0

pengchengcheng082_593158939 2015-4-8 16:07: 低功耗设计基本概念; 转自http://www.elecfans.com/article/87/2006/20060311252.html 由于可以高度集成，并具有低功耗、输入电流小、连接方便和具有比例性等性质，CMO ...; 1356 12 0 12

asic

特权ilove314 2015-4-8 07:41: 【博客大赛】FPGA实战演练逻辑篇11：时钟电路; 时钟电路本文节选自特权同学的图书《 FPGA 设计实战演练（逻辑篇）》配套例程下载链接： http://pan.baidu.com/s/1pJ5bCtt ...; 4305 20 4 24

fpga 博客大赛特权同学时钟电路

用户1715035 2015-4-7 00:00: matlab实现下变频仿真; 主要是为了测试下变频对信号信噪比的影响。下变频主要包括:频率搬移+低通滤波+抽取信号来实现代码如下： close all;clc;clear all; fs = 1 ...; 4784 7 0 7

matlab，下变频

用户1736901 2015-4-6 09:47: TimeQuest User Guide 翻译4; Analyzing Results 这部分算是最重要的一个环节了，不是因为它很难，而因为其他的文档都会跳过分析的环节。我已经无数次看到设计者花大力气在.sdc上 ...; 1658 24 3 27

fgpa 时序约束

特权ilove314 2015-4-5 21:40: 【博客大赛】FPGA实战演练逻辑篇10：电源电路; 电源电路本文节选自特权同学的图书《 FPGA 设计实战演练（逻辑篇）》配套例程下载链接： http://pan.baidu.com/s/1pJ5bCtt ...; 2034 10 3 13

fpga 博客大赛电源电路特权同学

用户431613 2015-4-4 15:05: 评论：@究其不明摒其不力：实践中的FPGA工程师博客中提到的“维护遗留代码（8）——当riple遇到ripple（行波时钟）”; 行波时钟和时钟使能; 888 3 0 3

1 ... 96 97 98 99100101 102 103 ... 500 / 500 页下一页

关闭站长推荐

上一条

/1

下一条