-
用户1736901 2015-4-6 09:47
- TimeQuest User Guide 翻译4
- Analyzing Results 这部分算是最重要的一个环节了，不是因为它很难，而因为其他的文档都会跳过分析的环节。 我已经无数次看到设计者花大力气在.sdc上 ...
-
特权ilove314 2015-4-5 21:40
- 【博客大赛】FPGA实战演练逻辑篇10：电源电路
- 电源电路 本文节选自特权同学的图书《 FPGA 设计实战演练（逻辑篇）》 配套例程下载链接： http://pan.baidu.com/s/1pJ5bCtt ...
-
用户431613 2015-4-4 15:05
- 评论：@究其不明摒其不力：实践中的FPGA工程师 博客中提到的“维护遗留代码（8）——当riple遇到ripple（行波时钟）”
- 行波时钟和时钟使能
-
-
- 评论：@究其不明摒其不力：实践中的FPGA工程师 博客中提到的“如何分析FPGA的片上资源使用情况”
- Register Packing资源优化技术，时序逻辑和组合逻辑比率
-
-
- 评论：@究其不明摒其不力：实践中的FPGA工程师 博客中提到的“维护遗留代码（4）——时序问题初露端倪”
- 组合逻辑与时序逻辑的比例，时序约束
-
-
- 评论：@究其不明摒其不力：实践中的FPGA工程师 博客中提到的“维护遗留代码（1）——从代码移交说起”
- 版本管理，增量编译
-
-
- 时序约束的几种方法--手工转自riple的博客
- 对自己的设计的实现方式越了解，对自己的设计的时序要求越了解，对目标器件的资源分布和结构越了解，对EDA工具执行约束的效果越了解，那么对设计的时序约束目 ...
-
- 【博客大赛】FPGA实战演练逻辑篇9：FPGA板级电路设计五要素
- FPGA 板级电路设计五要素 本文节选自特权同学的图书《 FPGA 设计实战演练（逻辑篇）》 配套例程下载链接： http://pan.baid ...
-
用户1656818 2015-4-1 12:52
- 鏉烇箒绶犵拠鍡楀焼缁犳纭堕幀婵婄熅
- 1.閻╂悂鍋︾敮褍妯婂▔鏇犫�鐠併倗娲伴弽鍥︾秴缂冾噯绱濋幍鈺併亣閸氬骸浠涙潻娑楃濮濄儱顦甸悶鍡欐畱閼煎啫娲� 2.閻楃懓绶涢幓鎰絿 闁俺绻冮惌鈺佽 ...
-
小墨同学 2015-4-1 10:08
- 【博客大赛】零基础学FPGA （二十七）必会！ 从静态时序分析到SDRAM时序收敛（下篇）
- 七、SDRAM工作时钟相位偏移计算 从上篇文章中我们知道，我们的数据是要经过一定的延时才会到达目标器件的，这个延时也就是相对于源寄存器的 ...
-
- TimeQuest User Guide 翻译3
- I/O Timing (Note:这部分不会明确的包含source-synchronous interface的内容，虽然他们都使用相同的规则) IO约束仅仅有两个.sdc命令，分别 ...
-
- 【博客大赛】FPGA实战演练逻辑篇8：FPGA开发流程
- FPGA 开发流程 （特权同学版权所有） 本文节选自特权同学的图书《 FPGA 设计实战演练（逻辑篇）》 （特权同学版权所有） 配套例程 ...
-
用户413727 2015-3-30 11:55
- 锁存器、触发器、寄存器的区别
- 寄存器的存储电路是由锁存器或触发器构成的，因为一个锁存器或触发器能存储1位二进制数，所以由N个锁存器或触发器可以构成N位寄存器。 触发器是在 ...
-
- FPGA内部资源
- 一、FPGA内部资源 1、FPGA内部主要三块：可编程的逻辑单元、可编程的连线和可编程的IO模块。 （1）什么是可编程逻辑单元 其基本结构是某种 ...
-
- TimeQuest User Guide 翻译2
- set_clock_groups 在上面的约束基础上，设计中大部分的时钟已经被约束了。在 TimeQuest 中， 所有的时钟默认都是相关联的 ，由设计者决定哪 ...
关闭
站长推荐
/3 
/3
