FPGA和CPLD-可编程逻辑器件-第96页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户1831175 2015-5-12 15:28: SignalTap II逻辑分析仪的使用（包括简单的触发和一些高级触发）; 使用SignalTap II软件指南，源于 ALTERA官方英文版： SignalTap.pdf 。具体见附件！; 1386 19 0 19

cpld

用户1837520 2015-5-12 00:19: 同步电路的setup time和hold time; 在不考虑时钟的偏移和抖动问题的情况下，先来说一下单周期同步电路的时序问题。通常来说一个同步的时序电路首先要保证单个同步元器件的数据能够稳定的被采集 ...; 1105 13 2 15

setup hold

coyoo 2015-5-11 15:24: 【博客大赛】第二本书马上也要出版，欢迎大家捧场; 出版社提供了两款封面让我选择，个人有很强烈的选择恐惧症，我抓阄选了第二个黄色的，不知道大家更喜欢哪个版本？！封面版式1： ...; 2927 28 27 55

fpga设计博客大赛

用户1668914 2015-5-10 22:55: 评论：@sunyzz 博客中提到的“【转】FPGA为什么跑不快”; 写得很细致，要多多向大牛学习！; 1336 23 0 23

用户1668914 2015-5-10 22:21: 评论：@特权's Blog——永远忠于年轻时的梦想！博客中提到的“【博客大赛】FPGA实战演练逻辑篇18：FPGA时钟和复位电路设计”; 后面关于电阻电容的地方比较感兴趣，写得好！; 1897 20 0 20

特权ilove314 2015-5-10 20:04: 【博客大赛】FPGA实战演练逻辑篇23：基本外设子板设计概述; 基本外设子板设计概述本文节选自特权同学的图书《 FPGA 设计实战演练（逻辑篇）》配套例程下载链接： http://pan.baidu.com/s/ ...; 1367 15 1 16

fpga 博客大赛 sf-base

coyoo 2015-5-8 16:44: 【博客大赛】利用System Console工具对SoC设计进行调试; 利用 System Console 工具对 SoC 设计进行调试概述传统 fpga 逻辑工程师要开始进行基于 SoC 的 fpga ...; 1698 26 0 26

altera 博客大赛 soc

用户1736901 2015-5-8 11:25: mnl_timequest_cookbook翻译详解; 附件里面把TimeQuest cookbook的翻译重新整理了一遍，并配上的详细的注释已经自己的一些理解，分享给广大学习FPGA时序约束的盆友们，一起学习，一起进步 ...; 1206 27 0 27

fpga quartus timequest

特权ilove314 2015-5-7 22:04: 【博客大赛】FPGA实战演练逻辑篇22：扩展子板设计概述; 扩展子板设计概述本文节选自特权同学的图书《 FPGA 设计实战演练（逻辑篇）》配套例程下载链接： http://pan.baidu.com/s/1p ...; 1500 14 0 14

fpga 博客大赛特权同学

coyoo 2015-5-7 15:05: 【博客大赛】使用Altera版DS-5遇到的小问题; 打算调试Altera的SoC处理器，安装了QII14.1版本中的所有软件，结果在启动Embedded_Command_Shell的时候似乎提示了问题，如下图所示： ...; 1312 16 0 16

altera 博客大赛 soc ds-5

快乐的践行者 2015-5-7 06:17: 【博客大赛】ACTEL的FPGA使用心得; 和XILINX和ALTERA相比，ACTEL的使用人群就少多了。 ACTEL的缺点是运行速度不如xilinx的快，开发环境不如ISE灵活方便，文档也没有xilinx的丰富。优点 ...; 4636 12 2 14

博客大赛

coyoo 2015-5-6 11:22: 【博客大赛】使用ALTERA专用时钟控制模块消除时钟问题; 使用 ALTERA 专用时钟控制模块消除时钟问题概述时钟处理不当很容易引起不必要的时序问题，本文通过一个简单的例子来展示 ...; 2536 16 0 16

altera 博客大赛

用户433551 2015-5-5 23:26: 由简单的D触发器组成的二分频电路谈起; 搬砖的猫最近在刷电子类的面试题，看到一个题目用D触发器组成二分频电路。这个问题普遍的答案是令 D=/Q (Q非)，那么从Q输出的就是分频后的信号。 ...; 420 2 0 2

特权ilove314 2015-5-5 21:33: 【博客大赛】FPGA实战演练逻辑篇21：引脚分配规划和扩展IO电路; 引脚分配规划和扩展 I/O 电路本文节选自特权同学的图书《 FPGA 设计实战演练（逻辑篇）》配套例程下载链接： http://pan.b ...; 1697 14 1 15

fpga 博客大赛特权同学

coyoo 2015-5-4 10:46: 【博客大赛】高速差分IO评估（LVDS）; 高速差分 IO 评估（ LVDS ）概述很多人在使用 ALTERA 的高速差分接口，即 LVDS ，老是遇到问题，作为参考笔者基于 Altera ...; 3818 16 2 18

altera modelsim 博客大赛 lvds

1 ... 92 93 94 959697 98 99 100 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条