FPGA/CPLD
首页 FPGA/CPLD
用户1668914 2015-5-10 22:55
评论:@sunyzz 博客中提到的“【转】FPGA为什么跑不快”
写得很细致,要多多向大牛学习!
用户1668914 2015-5-10 22:21
评论:@特权's Blog——永远忠于年轻时的梦想! 博客中提到的“【博客大赛】FPGA实战演练逻辑篇18:FPGA时钟和复位电路设计”
后面关于电阻电容的地方比较感兴趣,写得好!
特权ilove314 2015-5-10 20:04
【博客大赛】FPGA实战演练逻辑篇23:基本外设子板设计概述
基本外设子板设计概述 本文节选自特权同学的图书《 FPGA 设计实战演练(逻辑篇)》 配套例程下载链接: http://pan.baidu.com/s/ ...
coyoo 2015-5-8 16:44
【博客大赛】利用System Console工具对SoC设计进行调试
利用 System Console 工具对 SoC 设计进行调试   概述       传统 fpga 逻辑工程师要开始进行基于 SoC 的 fpga ...
用户1736901 2015-5-8 11:25
mnl_timequest_cookbook翻译详解
附件里面把TimeQuest cookbook的翻译重新整理了一遍,并配上的详细的注释已经自己的一些理解,分享给广大学习FPGA时序约束的盆友们,一起学习,一起进步 ...
特权ilove314 2015-5-7 22:04
【博客大赛】FPGA实战演练逻辑篇22:扩展子板设计概述
扩展子板设计概述 本文节选自特权同学的图书《 FPGA 设计实战演练(逻辑篇)》 配套例程下载链接: http://pan.baidu.com/s/1p ...
coyoo 2015-5-7 15:05
【博客大赛】使用Altera版DS-5遇到的小问题
            打算调试Altera的SoC处理器,安装了QII14.1版本中的所有软件,结果在启动Embedded_Command_Shell的时候似乎提示了问题,如下图所示: ...
快乐的践行者 2015-5-7 06:17
【博客大赛】ACTEL的FPGA使用心得
和XILINX和ALTERA相比,ACTEL的使用人群就少多了。 ACTEL的缺点是运行速度不如xilinx的快,开发环境不如ISE灵活方便,文档也没有xilinx的丰富。 优点 ...
coyoo 2015-5-6 11:22
【博客大赛】使用ALTERA专用时钟控制模块消除时钟问题
使用 ALTERA 专用时钟控制模块消除时钟问题 概述          时钟处理不当很容易引起不必要的时序问题,本文通过一个简单的例子来展示 ...
用户433551 2015-5-5 23:26
由简单的D触发器组成的二分频电路谈起
搬砖的猫最近在刷电子类的面试题,看到一个题目 用D触发器组成二分频电路。 这个问题普遍的答案是 令 D=/Q (Q非),那么从Q输出的就是分频后的信号。 ...
特权ilove314 2015-5-5 21:33
【博客大赛】FPGA实战演练逻辑篇21:引脚分配规划和扩展IO电路
引脚分配规划和扩展 I/O 电路 本文节选自特权同学的图书《 FPGA 设计实战演练(逻辑篇)》 配套例程下载链接: http://pan.b ...
coyoo 2015-5-4 10:46
【博客大赛】高速差分IO评估(LVDS)
高速差分 IO 评估( LVDS ) 概述     很多人在使用 ALTERA 的高速差分接口,即 LVDS ,老是遇到问题,作为参考笔者基于 Altera ...
特权ilove314 2015-5-3 22:15
【博客大赛】FPGA实战演练逻辑篇20:SDRAM电路设计
SDRAM 电路设计 本文节选自特权同学的图书《 FPGA 设计实战演练(逻辑篇)》 配套例程下载链接: http://pan.baidu.com/s/1 ...
sunyzz 2015-5-2 16:49
【转】FPGA为什么跑不快
   /prep以Quartus为例(延时数据为Stratix III器件典型延时)/pp手动布局:/pp/ppre name="code" class="cpp"span style="fon ...
pengchengcheng082_593158939 2015-4-30 21:26
vcs 入门
synopsys vcs 软件是仿真和验证的软件,必须掌握。 vcs 即 verilog compile simulator  支持 verilog, systemVerilog, openvera, systemC等语言,同时也 ...
关闭 站长推荐上一条 /1 下一条