FPGA和CPLD-可编程逻辑器件-第103页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

用户1740962 2015-3-24 13:49: Verilog代码优化之for语句; 　　 EDN博客精华文章作者： ilove314 Verilog代码优化之for语句　　这回来谈谈for语句，硬件里的for语句不像软件那样频繁的使用。一方面是因为for ...; 1202 15 0 15

仿真 Verilog 代码优化

用户1740962 2015-3-24 13:49: 经典的verilog键盘扫描程序; 　　 EDN博客精华文章作者： ilove314 经典的verilog键盘扫描程序　　拿到威百仕( VibesIC )的板子后就迫不及待的开始我的学习计划，从最基础的分频 ...; 932 16 0 16

verilog 代码键盘扫描

用户1740962 2015-3-24 13:49: (多图) verilog键盘扫描程序之debug; 　　 EDN博客精华文章作者： ilove314 verilog键盘扫描程序之debug 　　上次的日志《经典的verilog键盘扫描程序》承蒙厚爱，已成博客精华，在EDN博客 ...; 1325 19 0 19

debug verilog 键盘扫描

用户1740962 2015-3-24 13:49: (多图) 基于verilog的VGA简单接口驱动; 　　 EDN博客精华文章作者： ilove314 基于verilog的VGA简单接口驱动　　断断续续的利用业余的时间终于搞定了VGA的驱动，从VGA的显像原理到接口的 ...; 1930 18 0 18

verilog VGA 接口驱动

用户1740962 2015-3-24 13:48: 基于FPGA的QPSK信号源的设计与实现; 　　前言　　调相脉冲信号可以获得较大的压缩比，它作为一种常用的脉冲压缩信号，在现代雷达及通信系统中获得了广泛应用。随着近年来软件无线电技术和电 ...; 1474 23 0 23

信号源 FPGA DDS ASIC QPSK

用户1740962 2015-3-24 13:48: 基于FPGA和AD1836的I2S接口设计; 　　引言　　 AD1836 是ADI公司新推出的一款高性能的单片声码器，适用于数字音频系统。它采用5V供电，数字接口输入输出电平为LVTTL电平，可以直接和一般 ...; 1255 14 0 14

FPGA AD1836 I2S接口

用户1740962 2015-3-24 13:47: 基于FPGA的IIC接口设计; 　　 EDN博客精华文章作者： ilove314 基于FPGA的IIC接口设计　　这个设计做的比较痛苦，前前后后利用业余时间调试了应该是不下一个星期了。咬咬 ...; 824 8 0 8

verilog FPGA IIC接口

用户1740962 2015-3-24 13:47: verilog 实现任意分频方法; EDN博客精华文章作者： likee 在verilog程序设计中，我们往往要对一个频率进行任意分频，而且占空比也有一定的要求这样的话，对于程序有一定的要求，l ...; 883 15 0 15

verilog FPGA

用户1740962 2015-3-24 13:47: (多图) 基于FPGA的自然对数变换器的设计与实现; 　　引言　　在需要硬件实现对数运算的场合，其精度和速度是必须考虑的问题。目前硬件实现对数变换的方法主要有查表法、泰勒公式展开法和线性近似法。查 ...; 1350 11 0 11

算法 FPGA 对数变换器 CORD

用户1740962 2015-3-24 13:47: (多图) 基于FPGA的高阶QAM调制器的实现; 　　 1 引言　　多电平正交幅度调制MQAM(Multilevel QuadratureAmplitude Modulation)是一种振幅和相位相结合的高阶调制方式，具有较高的频带利用率和较 ...; 887 17 0 17

FPGA QAM调制器 MPSK

用户1740962 2015-3-24 13:47: (多图) 基于Verilog的顺序状态逻辑FSM的设计与仿真; 　　硬件描述语言Verilog为数字系统设计人员提供了一种在广泛抽象层次上描述数字系统的方式，同时，为计算机辅助设计工具在工程设计中的应用提供了方法。该语言 ...; 1241 16 0 16

Verilog 顺序状态逻辑 FSM

用户1740962 2015-3-24 13:46: 基于CPLD的电器定时开关控制系统设计; 　　随着当今社会工作和生活节奏的加快，人们对许多电器、仪器、设备的自动化要求也越来越高，但现有的许多电器还不具备定时开启和关闭功能，许多需要在固定时 ...; 779 15 0 15

按键扫描控制系统 CPLD 电器定时开关

用户1740962 2015-3-24 13:46: 不同的verilog代码风格看RTL视图之一; 　　 EDN博客精华文章作者： ilove314 不同的verilog代码风格看RTL视图之一　　刚开始玩CPLD/FPGA开发板的时候使用的一块基于EPM240T100的板子，a ...; 1299 13 0 13

verilog FPGA RTL视图 EPM240T100

用户1740962 2015-3-24 13:46: (多图) 基于FPGA的空间存储器的纠错系统; 　　1、引言　　阿尔法磁谱仪(Alpha Magnetic Spectrometer，AMS)实验室是丁肇中博士领导的由美、俄、德、法、中等16个国家和地区共300多名科学家参加的 ...; 774 14 0 14

FPGA 空间存储器纠错系统 VerilogHDL

用户1740962 2015-3-24 13:45: (多图) 基于FPGA的UART接口开发; 　　设计背景　　串口即通用异步收发器（UART，Universal Asynchronous Receiver Transmitter）。串行通信具有传输线少、成本低、可靠性高等优点，所以系 ...; 782 16 0 16

串口调试 FPGA UART接口

1 ... 99 100 101 102103104 105 106 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条