FPGA和CPLD-可编程逻辑器件-第46页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

米尔电子嵌入式 2020-5-6 11:52: 原创超低延时4K时代来临！米尔基于Zynq UltraScale+MPsoc边缘视觉套件VECP发布; “人们常说眼睛是心灵的窗户，带着你我看清现实世界。”在工业发展中，工业智能化替代了人类的手脚，而机器视觉就是智能化的眼睛，让其更精准的解决工业场景需 ...; 2169 21 0 21

FPGA ISP 边缘视觉

洋仔 2020-4-29 22:28: Vivado 2019.2 破解文件; 由于无法添加文件，顾将文件内容贴出，保存如下： INCREMENT VIVADO_HLS xilinxd 2037.05 permanent uncounted AF3E86892AA2 \ VENDOR_STRING=License_Typ ...; 17521 25 0 25

破解文件

星空下的屋顶 2020-4-18 17:39: 原创 rtthread移植到nios ii中; 上次参加面板版社区评测的活动，获得了一本《RT_Thread内核实现与应用开发实战指南》，看完了这本书之后，因为我手上有fpga的开发板一直就想把rt_thread移 ...; 4243 13 1 10

rt-thread nios fpga nios ii

红旗不倒 2020-3-11 15:40: 网络交换FPGA是什么技术，所具有哪些优势; 最近有朋友问，头条号为什么起名叫网络交换FPGA？今天这篇文章就来回答一下。我们将从网络交换的历史讲起，也正如机器学习也赶上了ASIC工艺发展才引起革命性的 ...; 2817 16 0 4

指的是在下 2020-3-7 09:29: 原创数字滤波器概述; 数字滤波器是一个按预定的有限精度算法实现的、将输入的数字信号转换为所需要的输出数字信号的线性时不变系统 LTI 。滤波器是是一种对信号有处理作 ...; 5132 37 0 6

简单qqq 2020-3-2 13:27: UART、RS232、RS422和RS485解读; 串口通讯是硬件工程师经常接触的一个概念，你是否也分不清RS232、RS422、RS485、UART它们之间的关系，每次见到其中的一个，就像见到熟悉的陌生人，虽说认识， ...; 3520 16 0 2

简单qqq 2020-3-2 13:24: 简析关于FPGA的工作原理; FPGA( 现场可编程门阵列 )，它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，一般来说比ASIC（专用集成电路）的速度要慢，实现同样的功能 ...; 2284 19 0 2

良子usb 2020-2-29 10:35: 原创基于SPARTAN6+DDR3+USB3开发板的DDR3读写实例5_TEST工程代码分析; 一、TEST工程前面已经创建、运行起来了，这里简单分析一下工作代码。由于工程比较大，各种控制隐藏的比较深，不花点时间还一时半会不能理解。当然，这里也不会 ...; 3407 29 0 29

FPGA DDR3 USB3 IMX178 摄像头

简单qqq 2020-2-23 10:07: FPGA芯片的工艺结构; 1、可编程逻辑门阵列，由最小单元LE组成。　　2、可编程输入输出单元IOE。　　3、嵌入式RAM块，为M4K块，每个的存储量为4K，掉电丢失。　　4、布线网 ...; 1845 16 0 16

红旗不倒 2020-2-18 20:40: 入门学习FPGA需要什么条件？要安装哪些软件，如何安装？; 假如你对FPGA这项技术有了一个大概的认知并且对它产生了兴趣，想学习这门技术，却又不知从何入手，那么相信这篇文章会对你有一定的启发作用。因为想当年我也是 ...; 4989 24 1 6

红旗不倒 2020-2-18 20:36: 学会使用IP核，工程师事半功倍; 大家都知道FPGA内部就像一堆积木零件，开发人员可以根据自己的需求搭建任意电路，但实际上在项目开发过程中适当的使用ALTERA内置的IP核，将会大大地缩短你的研 ...; 3133 13 0 2

简单qqq 2020-2-18 20:15: 13个必知的ARM知识点; ARM 芯片的优点小编在这里不用多说，很多朋友肯定能够非常熟练地进行罗列。对于新手来说，这款处理器优点颇多易于上手，非常适合在学习初期使用。但在 ...; 1464 18 0 18

良子usb 2020-2-15 16:38: 原创基于SPARTAN6+DDR3+USB3开发板的DDR3读写实例4_TEST工程的约束文件修改; 前面生成了test工程，用于测试DDR3。在实际下载测试前，还需要修改一下exapmle_top.ucf约束文件。以下记录了修改的要点：一、修改文件exapmle_top.ucf的第23 ...; 5042 27 0 27

FPGA DDR3 USB3 SPARTAN6 LVDS

良子usb 2020-2-15 16:33: 原创基于SPARTAN6+DDR3+USB3开发板的DDR3读写实例3_TEST工程建立及测试; 一、前面通过MIG生成了DDR3的IP核，同时生成了一个用于测试的工程test 。只不过这个test工程比较晦涩，并不是所见即所得，还得经过一些隐秘的步骤，才能呈现出 ...; 6396 34 0 34

SPARTAN6 DDR3 FPGA USB3 LVDS

良子usb 2020-2-15 16:25: 原创基于SPARTAN6+DDR3+USB3开发板的DDR3读写实例2_MIG生成DDR3的IP核; 一、前面介绍了含有DDR3的硬件开发板，以下内容都是基于这块FGA 开发板所进行的，生成的DDR3控制器直接可以下载到硬件电路板中实际验证，观察结果，加深理解学 ...; 7264 36 0 36

SPARTAN6 DDR3 USB3 FPGA LVDS

1 ... 42 43 44 454647 48 49 50 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条