-
coyoo 2019-8-5 16:49
- 原创 仿真Xilinx的PCIe时使用pio_writeReadBack_test0测试问题分析
- Xilinx的参考设计仿真给出RP模型下3个测试函数，前两个仿真都通过，只有pio_writeReadBack_test0测试默认的MEM32写和读回的时候，写入和读回的数据不匹配，写入 ...
-
- 原创 BMD参考设计层次结构（7x）
- xapp1052给出的7x参考设计层次结构是基于PIO的，没有更新BMD，下面是我依据PIO层次结构手动 修改到BMD设计： xilinx_pcie_2_1_ep_7x | |--pci ...
-
-
简单qqq 2019-8-2 17:10
- FPGA基本知识介绍
- 首先看数字电路，了解什么是与或非，各种触发器，各种逻辑门，注意！了解即可，但是是怎么工作的一定要透彻透彻透彻透彻！（FPGA用的是HDL也就是硬件描述语言， ...
-
-
- FPGA的优点和缺点介绍
- 我是 MCU 的长期用户和狂热者，特别是对多功能低成本MCU上有着浓厚的兴趣，这种MCU模块能够通过单芯片实现优秀的通信能力。我做过很多有意思的小玩意，包括：M ...
-
-
- FPGA设计10条经典问答，快看看有没有你需要的！
- 1 问：可否解释下 FPGA 时序约束设置方法，目前在做一个项目，功能仿真正确，但想进一步优化设计，采用怎样的时序约束才能达到目标呢？ 答: 优化代 ...
-
-
- 原创 收集一些自己对PCIe仿真Test Bench的理解
- 1. board.RP.tx_usrapp.TSK_SIMULATION_TIMEOUT( XXX ) . 这个函数在仿真的时候被调用， XXX 指定了仿真完成的时间，所以这个时间要设置的足 ...
-
- 一文读懂中央处理器的架构
- 中央处理单元(CPU)主要由运算器、控制器、寄存器三部分组成，从字面意思看运算器就是起着运算的作用，控制器就是负责发出CPU每条指令所需要的信息，寄存器就是 ...
-
-
- 简析关于FPGA的工作原理
- FPGA( 现场可编程门阵列 )，它是作为专用 集成电路 （ASIC）领域中的一种半定制电路而出现的，一般来说比ASIC（专用集成电路）的速度要慢，实现同样的功 ...
-
-
用户3879107 2019-8-2 10:52
- 国产fpga芯片进入低门槛时代，机动化机器人在未来的作用
- 今天的汽车工业发现自己处在一个充满风险和回报的无人区，可以说这是一个矛盾的趋势。 截至 2018年底，道路上的电动车数量已突破500万辆，比 ...
-
- 原创 Xilinx PCIe仿真问题（1）Transceiver高阻
- 前面一篇博文讲用ModelSim仿真vivado工程的时候，工程用的xapp1052的参考设计。在仿真的时候，发现PCIe对应的8个高速串口一直位置高阻态。这个问题今天貌似找到 ...
-
- 原创 用ModelSim仿真Vivado建立的工程
- 安富利的人说使用Vivado自己的仿真器进行仿真，可是对于新手来说，还是觉得用ModelSim仿真比较自由一点。在Vivado的工程设置里可以修改目标仿真器，我们可以选 ...
-
-
- 原创 ModelSim64_10.7的安装和使用
- Xilinx的PCIe仿真需要ModelSim版本至少10.5以上，所以下了个10.7的64位版本，安装的时候没法用之前的10.1或6.5的破解器进行破解，跟同事要了个10.5的破解器，完 ...
-
- 原创 试着新建一个vivado项目
- new启动新建项目 给新建的工程命名（默认名字好像是project_1），并指定工程存放路径，默认选择为工程创建子目录： 由于是第一次学习vivado，新建 ...
-
- 原创 VIVADO2019下载及安装（最终安装的是2018.3）
- Xilinx官网下载东西都需要注册一个账号，很久之前的账号忘记了密码，也找不回密码，索性重新注册了一个账号，但是提示还是不能下载，每次都是返回到登陆界面。 ...
-
狂野的牛哥 2019-7-25 10:53
- 原创 时序约束之偏移（OFFSET）约束
- 笔记本上整理记载了时序约束中的偏移约束，上传图片保存，以备日后查阅使用。
-
关闭
站长推荐
/3 
/3
