FPGA和CPLD-可编程逻辑器件-第50页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

五街彭于晏 2019-6-27 10:56: php+中文分词scws+sphinx+mysql打造千万级数据全文搜索; Sphinx是由俄罗斯人Andrew Aksyonoff开发的一个全文检索引擎。意图为其他应用提供高速、低空间占用、高结果相关度的全文搜索功能。Sphinx可以非常容易的与SQL ...; 1143 11 0 11

小梅哥. 2019-6-22 10:32: 原创小梅哥FPGA时序分析笔记（三）时钟约束真重要——事实说话; 小梅哥FPGA时序分析从遥望到领悟系列以前，那是在以前，经常有网友（原谅我行文动不动就是网友说，网友问，毕竟我是卖开发板的，正面接触学 FPGA ...; 19449 87 7 21

小梅哥 FPGA 时序约束时序分析

小梅哥. 2019-6-21 10:33: 原创小梅哥FPGA时序分析笔记（二）时钟质量是生命——初遇时序; 小梅哥FPGA时序分析从遥望到领悟系列第一次遇到时序问题并通过相应的手段解决问题，算是 2 年前做百兆以太网图像传输的时候了吧。当时遇到的问题为 ...; 14155 89 6 13

小梅哥 FPGA 时序分析时序约束

狂野的牛哥 2019-6-20 16:34: 原创 ZYNQ学习笔记之First Project; 做了第一个Project 该工程功能： PS内部定时器开启定时，PL端GPIO连接按键和LED，通过按键按下产生从PL到PS的中断，中断服务程序是控制LED灯做流水灯闪烁， ...; 2426 20 1 5

狂野的牛哥 2019-6-20 15:30: 原创 ZYNQ学习笔记之时钟相关; 通常模式下，锁相环PLL是启动的，PS-CLK提供时钟信号，经过三路PLL，分别是：ARM PLL，产生时钟用于CPU和互联；IO PLL，产生时钟用于IO外围设备；DDR PLL， ...; 5220 19 1 3

小梅哥. 2019-6-20 11:46: 原创小梅哥FPGA时序分析笔记（一）学了4年才学会——废话连篇; 小梅哥FPGA时序分析从遥望到领悟系列这么取名字，大概率会被人家笑话吧，一个呆头呆脑哈里哈气的憨厚形象跃然纸上。不过呢，仗着自己脸皮不薄， ...; 15829 108 7 23

小梅哥 FPGA 时序约束时序分析

panda君 2019-6-3 10:53: 原创基于安森美Python系列CMOS的应用方案; 一、 Python 系列 CMOS 简介安森美 Python 系列传感器主要面向工业级的应用，均为全局快门， -40 ° C~+85 ° C 宽温级，可 ...; 3619 30 1 3

python1300 python5000 python25k

狂野的牛哥 2019-5-25 17:23: 原创触发器数据传输路径时序约束; 建立时间：数据至少需要提前于clk跳变沿多长时间到来，数据的采集才不会出错。保持时间：数据在clk跳变沿之后，要维持多长时间不变才可以保证数据有效 ...; 3077 21 5 8

panda君 2019-5-17 00:36: 原创 Xilinx ZYNQ UltraScale+ MPSoC应用专栏系列连载[第四篇]相机和接口板 ... ... ... ...; Xilinx ZYNQ UltraScale+ MPSoC 应用专栏系列连载相机和接口板 &nb ...; 4761 24 2 3

ZYNQ IMX172 CMOS串行接收 UltraScale

panda君 2019-5-13 01:02: 原创 Xilinx ZYNQ UltraScale+系列连载[第三篇]写一篇简单需求; ilinx ZYNQ UltraScale+ 系列连载写一篇简单需求 &nbs ...; 4657 29 6 3

ZYNQ UltraScale 图像系统

狂野的牛哥 2019-5-10 16:25: 原创 ZYNQ学习笔记之GPIO; ZYNQ的GPIO模块分为四个BANK，从Bank0-Bank3，其中Bank0和1是MIO（多用途IO），Bank1和2是EMIO（扩展MIO）。 MIO 共有54个引脚，每个引脚都可以复用连接PS ...; 3386 17 5 4

panda君 2019-4-21 20:27: 原创基于Intel(Altera)MAX10系列FPGA的设计案例描述概要; 基于Intel(Altera)MAX10系列FPGA的设计案例描述概要书接前回，不知大家是否还记得 2015 年公历最后一天，熊猫君给大家推荐了 Altera （当时的 Alt ...; 3307 27 1 4

FPGA MAX10 应用案例

panda君 2019-4-21 20:10: 原创 Xilinx ZYNQ UltraScale+ MPSoC系列连载[第二篇]器件概览; Xilinx ZYNQ UltraScale+ MPSoC系列连载器件概览 Zynq UltraScale+ MPSoC 是 Xilinx 推出的第二代多处理 SoC 系统，在第一代 Zynq-7000 的基础上 ...; 3637 23 2 3

ZYNQ UltraScalePlus 器件概览

panda君 2019-4-21 20:03: 原创 Xilinx ZYNQ UltraScale+ MPSoC系列连载[第一篇]写在前面; Xilinx ZYNQ UltraScale+ MPSoC系列连载写在前面一、写在前面 FPGA 是可编程芯片，因此 FPGA 的设计方法包括硬件设计和软件设计两部分。硬 ...; 2418 29 2 2

FPGA 系统设计 ZYNQ UltraScalePlus

MOVIT 2019-4-13 18:36: 《CPU自制入门》试读体验; 谁不是一边喊着放弃一边又咬牙坚持。不抱怨，不逼逼，继续努力，让自己的内心更加强大。在一位学长的引领下，知道了FPGA的存在，接触它之后就喜欢上这个东西 ...; 2219 14 4 1

1 ... 46 47 48 495051 52 53 54 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条