FPGA和CPLD-可编程逻辑器件-第47页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

良子usb 2020-2-14 11:27: 原创 USB4标准已经发布，介绍一下TYPE-C连接器的电路板设计; 一、从电路板设计来说，这里只讨论TYPE-C母座的相关内容，就是焊接在电路板上的TYPE-C插座。电缆上的TYPE-C插头部分，朋友们自行查找TYPE-C标准，自行了解。这 ...; 7662 29 2 3

MT9V024

红旗不倒 2020-2-12 18:36: MCU+CPLD/FPGA实现对GPIO扩展与控制; 立题详解：本次介绍“MCU+CPLD/FPGA实现GPIO扩展与控制”，使用此种组合具有一定的优势，也有一定的劣势，此种方法，是过去在一个项目中所碰到的组合； ...; 5483 17 1 2

MOVIT 2020-2-12 11:03: 原创 verilog array pack/unpack; /**********************************************************************************************************************************/ `define ASSIGN_ ...; 3368 14 1 2

简单qqq 2020-2-6 19:23: FPGA的优点和缺点介绍; 我是 MCU 的长期用户和狂热者，特别是对多功能低成本MCU上有着浓厚的兴趣，这种MCU模块能够通过单芯片实现优秀的通信能力。我做过很多有意思的小玩意，包括： ...; 1265 13 0 2

简单qqq 2020-1-30 19:57: FPGA设计100条经典问答，快看看有没有你需要的！; 1 　　问：可否解释下 FPGA 时序约束设置方法，目前在做一个项目，功能仿真正确，但想进一步优化设计，采用怎样的时序约束才能达到目标呢？　　答: 优化代 ...; 1150 17 0 2

简单qqq 2020-1-29 18:25: 如何区分和选用晶体三极管和场效应管; 晶体三极管简称三极管，和场效应管一样，具有放大作用和开关特性的，是电子设备中的核心器件之一，应用十分广泛。三极管和场效应管虽然特性，外形相同， ...; 955 15 0 15

简单qqq 2020-1-29 18:21: 固定电容器性能检测; 固定电容常见的故障有击穿，漏电和失效等，可以用万用表电阻档检测电容的性能，这种检测方法主要是利用电容的放电原理来进行的，具体的检测方法如下： ...; 886 16 0 16

简单qqq 2020-1-17 09:54: FPGA的优点和缺点介绍; 我是 MCU 的长期用户和狂热者，特别是对多功能低成本MCU上有着浓厚的兴趣，这种MCU模块能够通过单芯片实现优秀的通信能力。我做过很多有意思的小玩意，包括：M ...; 2794 14 0 14

panda君 2020-1-12 23:29: 原创 Zynq高速串行CMOS接口的设计与实现; Zynq 高速串行 CMOS 接口的设计与实现作者： hello,panda 现在 CMOS 传感器的分辨率越来越大，对应的，对数据传输接口的要求也越来越高 ...; 5421 33 1 3

CMOS解串 LVDS ZYNQ

简单qqq 2019-11-23 14:25: 初学者是选ARM7还是ARM9 uCOS还是Linux; 　arm7简介　　ARM7系列处理器是英国ARM公司设计的主流嵌入式处理器ARM7内核是0.9MIPS/MHz的三级流水线和冯·诺伊曼结构；ARM9内核是5级流水线，提供1.1MIPS/ ...; 2673 12 0 2

简单qqq 2019-11-23 14:20: FPGA的优点和缺点介绍; 我是 MCU 的长期用户和狂热者，特别是对多功能低成本MCU上有着浓厚的兴趣，这种MCU模块能够通过单芯片实现优秀的通信能力。我做过很多有意思的小玩意，包括：M ...; 2529 9 0 9

DrouSherry 2019-11-10 00:14: 原创《RISC-V架构与嵌入式开发快速入门》Windows开发环境IDE eclipse建立HELLO WORD DEMO; 星空下的屋顶的博文《《RISC-V架构与嵌入式开发快速入门》Windows开发环境IDE eclipse 插件安装》使用 eclipse 官网下载软件。我用的是蜂 ...; 6718 20 4 4

coyoo 2019-10-31 17:09: 原创 FPGA Based TDC的编码器; 编码方法：顺序查找：利用for循环，从tc的第0位依次遍历到第一个0-1（或1-0）跳变的位置，输出跳变处的位置序号，完成编码。顺序查找法比较直观，无 ...; 10440 45 2 6

TDC FPGA 编码器

coyoo 2019-10-31 09:56: 码密度测试; FPGA芯片中，受到布局布线以及PVT的影响，无法使得每个延迟单元的延迟时间完全一致，更重要的问题在于我们需要获取每个延迟单元的bin-width，此时可以采用码密 ...; 12272 42 20 14

TDC CDT

adm1n 2019-10-23 19:15: 原创 2019还剩2个月; 2019还剩2个月; 866 22 0 22

1 ... 43 44 45 464748 49 50 51 ... 500 / 500 页下一页

关闭站长推荐

上一条

/3

下一条