FPGA和CPLD-可编程逻辑器件-第43页-面包板社区

 

FPGA/CPLD

首页 FPGA/CPLD

良子usb 2020-9-12 21:46: 原创基于MT9M114+CYUSB3014的UVC摄像头开发1（软硬件准备）; UVC摄像头功能强大，应用广泛。这里简单记录了UVC摄像头的开发，摄像头（SENSOR）选择的是MT9M114，一款比较老的并口摄像 ...; 11536 26 0 26

MIPI DVP MT9M114 UVC CYUSB3014

指的是在下 2020-9-9 11:00: 原创 2020-09-09; 实现的Montgomery大数相乘，如图所示; 供上一级ModExpPoweringladder 使用。所谓的蒙哥马利形式即为模n的余数表示形式，只有当操作数转换为蒙哥马利形式时， ...; 2240 55 1 2

RSA 大数相乘

abner_ma 2020-8-28 20:30: EDA国产化~路漫漫其修远兮; EDA是电子设计自动化（Electronic Design Automation）的简称，处于集成电路产业链最上游的一环，是数字经济的支点。半导体不停地更 ...; 2380 26 1 5

洋仔 2020-8-26 13:49: 原创 Block ram or Distributed ram; 声明一个reg数组，编译器是生成distributed ram还是生成block ram？如果我想让编译器综合成block ram，该如何做？下面总结一下xilinx 与 altera两家的方法。 1 ...; 4232 25 0 25

ram_style

aphon_xia_341563856 2020-8-25 23:28: 2020-8-25 安家; 随着年龄大了，准备写点FPGA的东西，但是内容不限于FPGA，可能包括ARM，OS相关，也可能包括IC一些方面的内容！今天算是正式落脚了！ ...; 1452 17 4 9

指的是在下 2020-8-17 17:44: 原创 2020-08-17; 本工程设计ModExpPowering为顶层模块，通过一包含11个状态的有限状态机(NONE 1, LOADC 2, WAIT_COMPUTE 3, CALC_C_BAR 4, GET_K_D 5, BIGLOOP 6, CALC_SQUAR ...; 2587 64 2 17

米尔电子嵌入式 2020-7-22 17:02: 原创如何用百度大脑FZ3深度学习卡+Paddle模型创建你的应用？; 前言：米尔科技的FZ3是与百度紧密合作推出的一款基于XilinxZynq Ultrascale CZU3EG芯片打造的深度学习计算卡，芯片内部集成了4核ARMA53处理器+GPU+ ...; 2973 66 0 66

techff 2020-7-15 11:26: 数字系统之间的接口电平标准（转）; 前言我们在对FPGA项目进行约束的时候，常常看到这样的电平标准，例如LVCOM18，LVCOS25，LVDS，LVDS25等等，其实这些都是一系列的电平标准，为了更加深刻 ...; 2013 22 0 5

米尔电子嵌入式 2020-7-9 14:24: 原创用百度大脑EasyDL平台轻松玩转AI; 什么是EasyDL？： EasyDL是百度大脑推出的定制化AI训练及服务平台，支持面向各行各业有定制AI需求的企业用户及开发者使用。支持从数据管理与数据标注 ...; 3114 26 0 26

洋仔 2020-7-9 10:23: DFI Update的原理与实现（转）; DDR3 SDRAM物理层（PHY）的控制器（PUB）内置了DDL VT补偿与I/O阻抗校准功能，这两个功能可在DFI Update请求中由控制器触发完成，或者是PHY触发完成。DFI Update ...; 4157 35 0 35

DFI update interface

洋仔 2020-7-8 14:12: 浅谈逻辑仿真，形式验证及硬件仿真(转); 随着硬件设计复杂性的不断增加，为了能够最大程度的使得验证收敛，验证方法也越来越多，今天我们针对常见的几种验证方法做一些简单的分析，指出它们的常用应用 ...; 2319 20 0 20

仿真验证硬件仿真

用户3922030 2020-6-29 10:11: 唯美的夏天; 唯美的夏天; 808 5 0 5

狂野的牛哥 2020-6-12 10:24: DC是怎样综合RTL级设计的？; 学习书籍《数字IC设计-方法、技巧与实践》笔记对于软件DC（Design Compiler）而言，综合=翻译+优化+映射。翻译：是将RTL级描述转换成DC常用的布尔表达 ...; 4269 17 0 3

大工小工 2020-5-27 16:30: 原创 FPGA逻辑设计系列文章☞通往设计自由之路; 看到题目，你可能会略感迷惑，听说过财富自由，设计自由又是什么呢？初学英语的时候有这样的体会，26个英文字母都认识了，单词也没啥大问题，但只知道些 ...; 3992 76 5 10

大工小工 2020-5-12 14:08: 原创 FPGA之速度与激情; 4 路 4K@30 帧镜头 1*4 的排列方式， FPGA 拼接融合后输出 2 路 4K 的效果显示如下：不知道怎么传视频， ...; 4360 58 2 7

阵列相机

1 ... 39 40 41 424344 45 46 47 ... 500 / 500 页下一页

关闭站长推荐

上一条

/1

下一条