FPGA/CPLD
首页 FPGA/CPLD
狂野的牛哥 2019-6-20 15:30
原创 ZYNQ学习笔记之时钟相关
通常模式下,锁相环PLL是启动的,PS-CLK提供时钟信号,经过三路PLL,分别是:ARM PLL,产生时钟用于CPU和互联;IO PLL,产生时钟用于IO外围设备;DDR PLL, ...
小梅哥. 2019-6-20 11:46
原创 小梅哥FPGA时序分析笔记(一)学了4年才学会——废话连篇
小梅哥FPGA时序分析从遥望到领悟系列 这么取名字,大概率会被人家笑话吧,一个呆头呆脑哈里哈气的憨厚形象跃然纸上。不过呢,仗着自己脸皮不薄, ...
panda君 2019-6-3 10:53
原创 基于安森美Python系列CMOS的应用方案
一、 Python 系列 CMOS 简介 安森美 Python 系列传感器主要面向工业级的应用,均为全局快门, -40 ° C~+85 ° C 宽温级,可 ...
狂野的牛哥 2019-5-25 17:23
原创 触发器数据传输路径时序约束
建立时间: 数据至少需要提前于clk跳变沿多长时间到来,数据的采集才不会出错。 保持时间: 数据在clk跳变沿之后,要维持多长时间不变才可以保证数据有效 ...
panda君 2019-5-17 00:36
原创 Xilinx ZYNQ UltraScale+ MPSoC应用专栏系列连载[第四篇]相机和接口板 ... ... ... ...
Xilinx ZYNQ UltraScale+ MPSoC 应用专栏系列连载 相机和接口板 &nb ...
panda君 2019-5-13 01:02
原创 Xilinx ZYNQ UltraScale+系列连载[第三篇]写一篇简单需求
ilinx ZYNQ UltraScale+ 系列连载 写一篇简单需求 &nbs ...
狂野的牛哥 2019-5-10 16:25
原创 ZYNQ学习笔记之GPIO
ZYNQ的GPIO模块分为四个BANK,从Bank0-Bank3,其中Bank0和1是MIO(多用途IO),Bank1和2是EMIO(扩展MIO)。 MIO 共有54个引脚,每个引脚都可以复用连接PS ...
panda君 2019-4-21 20:27
原创 基于Intel(Altera)MAX10系列FPGA的设计案例描述概要
基于Intel(Altera)MAX10系列FPGA的设计案例描述概要 书接前回,不知大家是否还记得 2015 年公历最后一天,熊猫君给大家推荐了 Altera (当时的 Alt ...
panda君 2019-4-21 20:10
原创 Xilinx ZYNQ UltraScale+ MPSoC系列连载[第二篇]器件概览
Xilinx ZYNQ UltraScale+ MPSoC系列连载 器件概览 Zynq UltraScale+ MPSoC 是 Xilinx 推出的第二代多处理 SoC 系统,在第一代 Zynq-7000 的基础上 ...
panda君 2019-4-21 20:03
原创 Xilinx ZYNQ UltraScale+ MPSoC系列连载[第一篇]写在前面
Xilinx ZYNQ UltraScale+ MPSoC系列连载 写在前面 一、写在前面 FPGA 是可编程芯片,因此 FPGA 的设计方法包括硬件设计和软件设计两部分。硬 ...
MOVIT 2019-4-13 18:36
《CPU自制入门》试读体验
谁不是一边喊着放弃一边又咬牙坚持。不抱怨,不逼逼,继续努力,让自己的内心更加强大。 在一位学长的引领下,知道了FPGA的存在,接触它之后就喜欢上这个东西 ...
用户3882244 2019-4-12 09:32
干货分享:如何防止PCB板子过回焊炉发生板弯及板翘
在PCB板子过回焊炉容易发生板弯及板翘,大家都知道,那么如何防止PCB板子过回焊炉发生板弯及板翘,下面就为大家阐述下: 1.降低温度对PCB板子应力的影响 ...
用户3882244 2019-2-28 19:18
一眼看穿电路故障的的问题出在哪里!
电容故障特点及维修 电容损坏引发的故障在电子设备中是最高的,其中尤其以电解电容的损坏最为常见。电容损坏表现为:容量变小;完全失去容量;漏电;短 ...
用户441937 2019-2-21 19:30
PYTHON 1300使用总结
待续
用户441937 2019-2-21 19:29
AR0135使用总结
待续
关闭 站长推荐上一条 /1 下一条